基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构制造技术

本实用新型专利技术提供一种基于晶圆键合技术的Ⅲ‑Ⅴ/Si异质结构，包括：硅波导层；介质层，位于所述硅波导层上，所述硅波导层中具有Ⅲ‑Ⅴ族材料异质集成窗口，该集成窗口显露所述硅波导层；单晶材料层，填充于所述集成窗口中并覆盖所述介质层，所述单晶材料层为单晶硅层或单晶Ⅲ‑Ⅴ族材料层；Ⅲ‑Ⅴ族材料衬底，键合于所述单晶材料层。本实用新型专利技术通过将具有单晶结构的Ⅲ‑Ⅴ族材料衬底与硅直接键合方式集成，可获得高质量的Ⅲ‑Ⅴ族材料。本实用新型专利技术可有效发挥硅材料与Ⅲ‑Ⅴ族材料优势，形成Ⅲ‑Ⅴ族材料/硅异质结结构，大大提升光电器件的性能。

\u2162 - \u2164 / Si heterostructure based on wafer bonding technology

【技术实现步骤摘要】
基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构
本技术属于半导体设计及制造领域，特别是涉及一种基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构及集成方法。
技术介绍
硅材料是现代半导体器件、集成电路和微电子工业的基础，硅晶体管微缩引领着摩尔定律不断延伸。然而，随着器件尺寸逐步逼近物理极限，摩尔定律的延伸极具挑战。2015年最后一版的国际半导体技术路线图(ITRS)指出，摩尔定律将于2021年终止。新的国际半导体器件与系统路线图提出基于硅基多材料体系的功能集成将成为未来半导体发展的主要方向。其中，Ⅲ-Ⅴ族材料，因为高的载流子迁移率和好的光学特性，在微波射频和光电子领域有着广泛的应用。然而，由于Ⅲ-Ⅴ族材料与Si之间存在大的晶格失配，Si上外延生长Ⅲ-Ⅴ族材料极具挑战。以晶圆键合为基础的Ⅲ-Ⅴ混合集成是另一种主流集成方案。在这种方案中，Ⅲ-Ⅴ族材料与Si材料之间需要通过介质层连接。硅波导中的光，需要通过耦合器耦合进入Ⅲ-Ⅴ波导，进而进入Ⅲ-Ⅴ器件。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构及集成方法，以实现Ⅲ-Ⅴ族材料与Si材料的直接键合，提高结构质量。为实现上述目的及其他相关目的，本技术提供一种基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构的集成方法，所述集成方法包括步骤：1)提供一硅波导层，于所述硅波导层上形成介质层，并通过光刻刻蚀方法于所述介质层中形成Ⅲ-Ⅴ族材料异质集成窗口，该集成窗口显露所述硅波导层；2)于所述集成窗口内及所述介质层上形成非晶材料层，并采用化学机械抛光工艺形成非晶材料层的平坦表面，所述非晶材料层为非晶硅层或者非晶Ⅲ-Ⅴ族材料层；3)提供一Ⅲ-Ⅴ族材料衬底，采用晶圆键合工艺键合所述Ⅲ-Ⅴ族材料衬底及所述非晶材料层，并减薄所述Ⅲ-Ⅴ族材料衬底；4)采用退火工艺实现所述非晶材料层的固相外延，形成单晶材料层，所述单晶材料层为单晶硅层或单晶Ⅲ-Ⅴ族材料层。可选地，当所述非晶材料层为非晶硅层时，所述非晶硅层基于与其相接触的所述硅波导层进行再结晶，形成所述单晶硅层；当所述非晶材料层为非晶Ⅲ-Ⅴ族材料层时，所述非晶Ⅲ-Ⅴ族材料层基于与其相接触的所述Ⅲ-Ⅴ族材料衬底进行再结晶，形成所述单晶Ⅲ-Ⅴ族材料层。可选地，所述非晶Ⅲ-Ⅴ族材料层包括InP、GaAs、GaN及InGaAs/InP中的一种，所述Ⅲ-Ⅴ族材料衬底的材料包括InP、GaAs、GaN及InGaAs/InP中的一种。可选地，步骤2)化学机械抛光工艺后，位于所述介质层表面上的非晶材料层的厚度介于5纳米～20纳米之间。可选地，步骤3)采用智能剥离方法或者选择性刻蚀方法减薄所述Ⅲ-Ⅴ族材料衬底。可选地，所述智能剥离方法包括步骤：a)在步骤3)的键合前，在Ⅲ-Ⅴ族材料衬底中上注入H离子，形成剥离界面；b)在步骤3)的键合后，通过退火工艺使所述Ⅲ-Ⅴ族材料衬底在所述剥离界面处实现剥离。可选地，步骤4)实现所述非晶材料层的固相外延的退火温度范围介于300℃～1000℃，退火时间介于0.5分钟～60分钟之间。可选地，还包括步骤：5)通过光刻刻蚀定义Ⅲ-Ⅴ族器件区域，并在所述Ⅲ-Ⅴ族器件区域制备出Ⅲ-Ⅴ族光电器件。可选地，所述Ⅲ-Ⅴ族光电器件包括Ⅲ-Ⅴ族材料/硅异质结雪崩光电二极管。本技术还提供一种基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构，包括：硅波导层；介质层，位于所述硅波导层上，所述硅波导层中具有Ⅲ-Ⅴ族材料异质集成窗口，该集成窗口显露所述硅波导层；单晶材料层，填充于所述集成窗口中并覆盖所述介质层，所述单晶材料层为单晶硅层或单晶Ⅲ-Ⅴ族材料层；Ⅲ-Ⅴ族材料衬底，键合于所述单晶材料层。可选地，所述Ⅲ-Ⅴ族材料衬底与所述单晶Ⅲ-Ⅴ族材料层具有相同的材料组分。可选地，所述单晶Ⅲ-Ⅴ族材料层包括InP、GaAs、GaN及InGaAs/InP中的一种，所述Ⅲ-Ⅴ族材料衬底的材料包括InP、GaAs、GaN及InGaAs/InP中的一种。可选地，位于所述介质层表面上的单晶材料层的厚度介于5纳米～20纳米之间。可选地，所述Ⅲ-Ⅴ族材料衬底定义为Ⅲ-Ⅴ族器件区域，且所述Ⅲ-Ⅴ族器件区域制备有Ⅲ-Ⅴ族光电器件。可选地，所述Ⅲ-Ⅴ族光电器件包括Ⅲ-Ⅴ族材料/硅异质结雪崩光电二极管。如上所述，本技术的基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构及集成方法，具有以下有益效果：1)与现有的通过外延方案实现Ⅲ-Ⅴ族材料/硅集成相比，本技术通过将具有单晶结构的Ⅲ-Ⅴ族材料衬底与硅直接键合方式集成，可以获得质量更高的Ⅲ-Ⅴ族材料。2)与现有的通过介质层键合方式相比，本技术方法可以实现Ⅲ-Ⅴ族材料与硅直接接触，可以有效发挥硅材料与Ⅲ-Ⅴ族材料优势，形成Ⅲ-Ⅴ族材料/硅异质结结构，该结构用于制备光电器件，如Ⅲ-Ⅴ族材料/硅异质结雪崩光电二极管，可大大提升光电器件的性能。附图说明图1显示为本技术实施例1的基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构的集成方法步骤流程示意图。图2～图10显示为本技术实施例1的基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构的集成方法各步骤所呈现的结构示意图。图11显示为本技术实施例2的基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构的集成方法步骤流程示意图。图12显示为本技术实施例2的基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构的结构示意图。元件标号说明101底层硅102绝缘层103硅波导层104介质层105集成窗口106非晶Ⅲ-Ⅴ族材料层107Ⅲ-Ⅴ族材料衬底108单晶Ⅲ-Ⅴ族材料层109Ⅲ-Ⅴ族器件区域208单晶硅层S11～S15实施例1步骤1)～步骤5)S21～S25实施例2步骤1)～步骤5)具体实施方式以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。如在详述本技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以本文档来自技高网...

【技术保护点】
1.一种基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构，其特征在于，包括：/n硅波导层；/n介质层，位于所述硅波导层上，所述硅波导层中具有Ⅲ-Ⅴ族材料异质集成窗口，该集成窗口显露所述硅波导层；/n单晶材料层，填充于所述集成窗口中并覆盖所述介质层，所述单晶材料层为单晶硅层或单晶Ⅲ-Ⅴ族材料层；/nⅢ-Ⅴ族材料衬底，键合于所述单晶材料层。/n

【技术特征摘要】
1.一种基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构，其特征在于，包括：
硅波导层；
介质层，位于所述硅波导层上，所述硅波导层中具有Ⅲ-Ⅴ族材料异质集成窗口，该集成窗口显露所述硅波导层；
单晶材料层，填充于所述集成窗口中并覆盖所述介质层，所述单晶材料层为单晶硅层或单晶Ⅲ-Ⅴ族材料层；
Ⅲ-Ⅴ族材料衬底，键合于所述单晶材料层。


2.根据权利要求1所述的基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构，其特征在于：所述单晶Ⅲ-Ⅴ族材料层包括InP、GaAs、GaN及InGaAs/InP中的一种，所述Ⅲ-Ⅴ族材料衬底的材料包括InP、...

【专利技术属性】
技术研发人员：汪巍，方青，涂芝娟，曾友宏，蔡艳，余明斌，
申请(专利权)人：上海新微技术研发中心有限公司，
类型：新型
国别省市：上海;31