【技术实现步骤摘要】
半导体装置及其制造方法[相关申请]本申请享有以日本专利申请2018-118175号(申请日：2018年6月21日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及一种半导体装置及其制造方法。
技术介绍
为了实现半导体装置的小型化或高功能化，开发有将以贯通通孔与微凸块相互连接的多个半导体存储器衬底积层而成的半导体封装。已知有一种半导体封装，在使形成着半导体元件的面朝向上方相互积层而成的半导体存储器衬底积层构造中，使最下层的存储器衬底的厚度大于其它存储器衬底的厚度。
技术实现思路
实施方式提供一种提高了半导体衬底间的接合可靠性的半导体装置及其制造方法。实施方式的半导体装置具备：布线衬底；第一半导体衬底，是设置在所述布线衬底的上方，且在表面形成着第一半导体电路的存储器衬底；第二半导体衬底，是设置在所述第一半导体衬底与所述布线衬底之间，比所述第一半导体衬底厚，且在表面形成着第二半导体电路的存储器衬底；凸块，设置在所述第一半导体...
【技术保护点】
1.一种半导体装置，具备：/n布线衬底；/n第一半导体衬底，是设置在所述布线衬底的上方，且在表面形成着第一半导体电路的存储器衬底；/n第二半导体衬底，是设置在所述第一半导体衬底与所述布线衬底之间，比所述第一半导体衬底厚，且在表面形成着第二半导体电路的存储器衬底；/n凸块，设置在所述第一半导体衬底与所述第二半导体衬底间之间，将所述第一半导体衬底与所述第二半导体衬底电连接；/n第一粘接性树脂，设置在所述第一半导体衬底与所述第二半导体衬底之间，粘接所述第一半导体衬底与第二半导体衬底；及/n密封树脂，形成在所述第一半导体衬底与第二半导体衬底之间、所述第二半导体衬底与所述布线衬底之间...
【技术特征摘要】
20180621 JP 2018-1181751.一种半导体装置，具备：
布线衬底；
第一半导体衬底，是设置在所述布线衬底的上方，且在表面形成着第一半导体电路的存储器衬底；
第二半导体衬底，是设置在所述第一半导体衬底与所述布线衬底之间，比所述第一半导体衬底厚，且在表面形成着第二半导体电路的存储器衬底；
凸块，设置在所述第一半导体衬底与所述第二半导体衬底间之间，将所述第一半导体衬底与所述第二半导体衬底电连接；
第一粘接性树脂，设置在所述第一半导体衬底与所述第二半导体衬底之间，粘接所述第一半导体衬底与第二半导体衬底；及
密封树脂，形成在所述第一半导体衬底与第二半导体衬底之间、所述第二半导体衬底与所述布线衬底之间、及所述第一半导体衬底与第二半导体衬底的周围，将所述第一半导体衬底与第二半导体衬底密封。
2.一种半导体装置，具备：
布线衬底；
积层体，设置在所述布线衬底，包括形成着半导体电路的多片半导体衬底；
第一半导体衬底，是所述积层体中距离所述布线衬底最远地设置，且在表面形成着第一半导体电路的存储器衬底；
第二半导体衬底，是所述积层体中距离所述布线衬底最近地设置，比所述第一半导体衬底厚，且在表面形成着第二半导体电路的存储器衬底；
凸块，将所述多片半导体衬底分别电连接；
粘接性树脂，设置在所述多片半导体衬底之间，将所述多片半导体衬底分别粘接；及
密封树脂，形成在所述多片半导体衬底之间、及所述多片半导体衬底的周围，将所述多片半导体衬底密封。
3.根据权利要求1或2所述的半导体装置，其特征在于：还具备第三半导体衬底，所述第三半导体衬底设置在所述第二半导体衬底与所述布线衬底之间，比所述第一半导体衬底厚，且在表面形成着第三半导体电路，且
所述第二半导体衬底经由设置在所述第二半导体衬底与第三半导体衬底之间的凸块而与所述第三半导体衬底电连接。
4.根据权利要求3所述的半导体装置，其特征在于：形成着所述第一半导体电路的面与形成着所述第二半导体电路的面朝向相同方向，且与形成着所述第三半导体电路的面相向。
5.根据权利要求4所述的半导体装置，其特征在于：所述第三半导体衬底是外形比所述第一半导体衬底及所述第二半导体衬底小的衬底。
6.根据权利要求5所述的半导体装置，其特征在于所述第二半导体衬底具有：第二有机保护膜，以覆盖所述第二半导体电路的方式设置；第二再布线层，形成在所述第二有机保护膜的内部且与所述第二半导...
【专利技术属性】
技术研发人员：筑山慧至，青木秀夫，川户雅敏，三浦正幸，福田昌利，本间庄一，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。