一种由IGBT和MOSFET构成的混合功率模块的封装结构制造技术

本发明专利技术涉及电力电子器件技术领域，尤其涉及一种由IGBT和MOSFET构成的混合功率模块的封装结构，包括底部金属板和顶部金属板，所述底部金属板和顶部金属板上分别隔离设置有两块DBC板；所述顶部DBC板上并联设置有MOSFET，所述底部DBC板上并联设置有Si IGBT和二极管芯片；所述顶部金属板与底部金属板上DBC板通过排针和排母连接。与传统的单面散热的封装结构相比，本发明专利技术能够遏制空间分布参数对MOSFET高速开关工作性能的影响，可双面散热以提高功率密度，并具有空间紧凑、装配简单快捷等特点；同时，本发明专利技术提供的封装结构能够以较低的成本获得较好的模块性能。

A packaging structure of hybrid power module composed of IGBT and MOSFET

【技术实现步骤摘要】
一种由IGBT和MOSFET构成的混合功率模块的封装结构
本专利技术涉及电力电子器件
，尤其涉及一种由IGBT和MOSFET构成的混合功率模块的封装结构。
技术介绍
基于硅（Si）材料的绝缘栅双极型晶体管（IGBT，Insulatedgatebipolartransistor）是一种结合了金属-氧化物-半导体场效应晶体管（MOSFET，Metal-oxide-semiconductorfieldeffecttransistor）和双极结型晶体管（BJT，Bipolarjunctiontransistor）优点的电力电子器件。SiIGBT作为新型电力半导体场控自关断器件，集SiMOSFET的高速性能与双极型器件的低电阻于一体，具有输入阻抗高，电压控制功耗低，控制电路简单，耐高压，承受电流大等特性，以其优异的性能得到了广泛的应用，极大地提升了电力电子装置和系统的性能，在各种电力变换中获得极广泛的应用。SiIGBT在关断时有一个重要特征是：集电极电流缓慢衰减，即拖尾电流明显。集电极拖尾电流会引起开关损耗增大、发热加剧的问题，特别是用作高频开关时。因而，随着SiIGBT功率等级的提升，其开关工作频率明显受制于其拖尾电流，已很难进一步提升。SiMOSFET具有驱动功率小、开关速度快、工作频率高、成本低的优点，其开关损耗较小，但导通电阻引起的动态损耗较高，为降低SiMOSFET的动态损耗，必须减小其导通电阻。由于SiMOSFET的击穿电压（Bv）和导通电阻（Ron）具有的极限关系（人们称为“硅极限”），其载流耐压能力弱，通常用于低压场合。具有新型PN交替结构的CoolMOS可以同时的到较低的动态损耗和较高的开关速度，其导通电阻约为普通SiMOSFET的五分之一，改善了导通电阻与器件耐压的矛盾，能够做到更高的耐压等级。但其体二极管反向恢复特性不佳，且制造工艺难度大。硅材料因其本身物理特性的限制不适用于一些高压、高温、高效率及高功率密度等特殊应用场合。二十世纪九十年代以来，碳化硅（SiC）材料及其器件等相关技术得到了迅速发展。与Si材料相比，SiC材料较高的热导率决定了SiC器件具有高电流密度的特性，较大的禁带宽度决定了器件具有耐高压和耐高温的特点。与SiMOSFET相比，SiCMOSFET具有更小的导通电阻和更高的击穿电压；与相同功率等级SiIGBT相比，二者阻断电压水平相当，但得益于SiC材料的优异性能，SiCMOSFET开关损耗显著低于拖尾电流明显的SiIGBT，除此之外，SiCMOSFET的工作温度远高于Si器件，具有更好的高温工作性能。当前，SiCMOSFET面临的问题是：碳化硅材料成本高昂，相应的器件成本是同等功率等级Si器件的5倍以上；SiC材料的缺陷密度仍高于Si材料，受到生产良品率的限制，其单个SiCMOSFET芯片的尺寸仍明显小于现有SiIGBT芯片；SiCMOSFET可工作的最高开关频率显著高于SiIGBT，但受制于传统封装技术和结构带来的寄生参数，SiCMOSFET高速开关工作性能未能得到充分发挥。因此，在一定程度上，较高的器件成本、较小的芯片尺寸和传统封装的不足限制了SiCMOSFET向更大功率等级、更高开关频率电能变换装置的推广应用。
技术实现思路
（一）要解决的技术问题本专利技术的目的是提供一种由IGBT和MOSFET构成的混合功率模块的封装结构，将同等阻断电压等级的MOSFET与SiIGBT并联组合。在电压等级较低的情况下，可选用SiMOSFET或CoolMOS与SiIGBT并联组合，借助封装结构与相应的开关优化技术，使MOSFET充分发挥其开关损耗低的显著优势，从而弥补SiIGBT开关损耗较大的不足；在电压等级较高的情况下，可选用SiCMOSFET与SiIGBT并联组合，在开关优化技术的配合下，使两种器件同时工作，从而在总体上使复合器件的功率输出能力达到两种器件之和，而成本远小于同等功率输出能力的全SiCMOSFET。此外，通过封装结构的进一步优化，降低封装引起的寄生电感等空间分布参数对MOSFET高速开关工作性能的影响，最大化发挥MOSFET的高速开关性能。因此，该复合器件封装结构配合对应的开关优化技术，在无大幅度成本增加的前提下，可发挥出MOSFET高速开关工作能力，解决SiIGBT开关损耗大的问题，帮助SiIGBT提高其开关工作频率，进而为电能变换装置的高功率密度带来技术支撑。（二）技术方案为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种由IGBT和MOSFET构成的混合功率模块的封装结构，包括底部金属板和顶部金属板，所述底部金属板和顶部金属板上分别隔离设置有两块DBC板，分别第一DBC板和第二DBC板；所述底部第一DBC板和所述底部第二DBC板间隔固定设置于所述底部金属板的上方，所述顶部第一DBC板和所述顶部第二DBC板间隔固定设置于所述顶部金属板的下方；所述顶部DBC板上并联设置有两个MOSFET，所述底部DBC板上并联设置有两个SiIGBT和二极管芯片；所述顶部金属板与底部金属板上的DBC板通过排插和排母连接。进一步的，所述底部第一DBC板上设置有第一SiIGBT、第二SiIGBT和第一二极管芯片，所述顶部第一DBC板上设置有第一MOSFET和第二MOSFET，所述底部第二DBC板上设置有第三SiIGBT、第四SiIGBT和第二二极管芯片，所述顶部第二DBC板上设置有第三MOSFET和第四MOSFET。更进一步的，所述第一SiIGBT、第二SiIGBT、第一二极管芯片、第一MOSFET和第二MOSFET通过键合线、排针和排母并联连接；所述第三SiIGBT、第四SiIGBT、第二二极管芯片、第三MOSFET和第四MOSFET通过键合线、排针和排母并联连接。作为一种改进，所述第一SiIGBT芯片的上表面设有G1电极和E1电极，下表面设有C1电极，所述第二SiIGBT芯片的上表面设有G2电极和E2电极，下表面设有C2电极，所述第一二极管芯片的上表面设有A1电极，下表面设有K1电极，所述底部第一DBC板的上表面设有与C1电极、C2电极和K1电极连接的C1/C2敷铜区、与G1电极和G2电极连接的G1/G2敷铜区、与E1电极和E2电极连接的第一E1/E2敷铜区、第一G5/G6敷铜区、第一S1/S2敷铜区、负极敷铜区、与E1电极、E2电极和A1电极连接的第二E1/E2敷铜区；类似地，所述第三、第四SiIGBT和第二二极管芯片设于所述底部第二DBC板上，所述第三SiIGBT芯片的上表面设有G3电极和E3电极，下表面设有C3电极，所述第四SiIGBT芯片的上表面设有G4电极和E4电极，下表面设有C4电极，所述第二二极管芯片的上表面设有A2电极，下表面设有K2电极，所述底部第二DBC板的上表面设有与C3电极、C4电极和K2电极连接的C3/C4敷铜区、与G3电极和G4电极连接的G3/G4敷铜区、与E3电极和E4电极连接的第一E3/E4敷铜区、第一G7/G8敷铜区、第一S3/S4敷铜区、与E3电极、E4电极和A2电极连接的第二E3本文档来自技高网...

【技术保护点】
1.一种由IGBT和MOSFET构成的混合功率模块的封装结构，其特征在于，包括底部金属板和顶部金属板，所述底部金属板和顶部金属板上分别隔离设置有两块DBC板，分别第一DBC板和第二DBC板；所述底部第一DBC板和所述底部第二DBC板间隔固定设置于所述底部金属板的上方，所述顶部第一DBC板和所述顶部第二DBC板间隔固定设置于所述顶部金属板的下方；所述顶部DBC板上并联设置有两个MOSFET，所述底部DBC板上并联设置有两个Si IGBT和二极管芯片；所述顶部金属板与底部金属板上的DBC板通过排插和排母连接。/n

【技术特征摘要】
1.一种由IGBT和MOSFET构成的混合功率模块的封装结构，其特征在于，包括底部金属板和顶部金属板，所述底部金属板和顶部金属板上分别隔离设置有两块DBC板，分别第一DBC板和第二DBC板；所述底部第一DBC板和所述底部第二DBC板间隔固定设置于所述底部金属板的上方，所述顶部第一DBC板和所述顶部第二DBC板间隔固定设置于所述顶部金属板的下方；所述顶部DBC板上并联设置有两个MOSFET，所述底部DBC板上并联设置有两个SiIGBT和二极管芯片；所述顶部金属板与底部金属板上的DBC板通过排插和排母连接。


2.如权利要求1所述的由IGBT和MOSFET构成的混合功率模块的封装结构，其特征在于，所述底部第一DBC板上设置有第一SiIGBT、第二SiIGBT和第一二极管芯片，所述顶部第一DBC板上设置有第一MOSFET和第二MOSFET，所述底部第二DBC板上设置有第三SiIGBT、第四SiIGBT和第二二极管芯片，所述顶部第二DBC板上设置有第三MOSFET和第四MOSFET。


3.如权利要求2所述的由IGBT和MOSFET构成的混合功率模块的封装结构，其特征在于，所述第一SiIGBT、第二SiIGBT、第一二极管芯片、第一MOSFET和第二MOSFET通过键合线、排针和排母并联连接；所述第三SiIGBT、第四SiIGBT、第二二极管芯片、第三MOSFET和第四MOSFET通过键合线、排针和排母并联连接。


4.如权利要求3所述的由IGBT和MOSFET构成的混合功率模块的封装结构，其特征在于，所述第一SiIGBT芯片的上表面设有G1电极和E1电极，下表面设有C1电极，所述第二SiIGBT芯片的上表面设有G2电极和E2电极，下表面设有C2电极，所述第一二极管芯片的上表面设有A1电极，下表面设有K1电极，所述底部第一DBC板的上表面设有与C1电极、C2电极和K1电极连接的C1/C2敷铜区、与G1电极和G2电极连接的G1/G2敷铜区、与E1电极和E2电极连接的第一E1/E2敷铜区、第一G5/G6敷铜区、第一S1/S2敷铜区、负极敷铜区、与E1电极、E2电极和A1电极连接的第二E1/E2敷铜区；类似地，所述第三、第四SiIGBT和第二二极管芯片设于所述底部第二DBC板上，所述第三SiIGBT芯片的上表面设有G3电极和E3电极，下表面设有C3电极，所述第四SiIGBT芯片的上表面设有G4电极和E4电极，下表面设有C4电极，所述第二二极管芯片的上表面设有A2电极，下表面设有K2电极，所述底部第二DBC板的上表面设有与C3电极、C4电极和K2电极连接的C3/C4敷铜区、与G3电极和G4电极连接的G3/G4敷铜区、与E3电极和E4电极连接的第一E3/E4敷铜区、第一G7/G8敷铜区、第一S3/S4敷铜区、与E3电极、E4电极和A2电极连接的第二E3/E4敷铜区。


5.如权利要求4所述的由IGBT和MOSFET构成的混合功率模块的封装结构，其特征在于，所述第一、第二MOSFET芯片设于所述顶部第一DBC板上，所述第一MOSFET芯片的上表面设有G5电极和S1电极，下表面设有D1电极，所述第二MOSFET芯片的上表面设有G6电极和S2电极，下表面设有D2电极，所述顶部第一DBC板的上表面设有与D1电极和D2电极连接的D1/D2敷铜区、与G5电极和G6电极连接的第二G5/G6敷铜区、与S1电极和S2电极连接的第二S1/S2敷铜区和第三S1/S2敷铜区；类似地，所述第三、第四MOSFET芯片设于所述顶部第二DBC板上，所述第三MOSFET芯片的上表面设有G7...

【专利技术属性】
技术研发人员：王俊，付启卉，曾重，刘轶哲，
申请(专利权)人：湖南大学，
类型：发明
国别省市：湖南;43