【技术实现步骤摘要】
快瞬态响应LDO及其电路
本专利技术是关于电路设计领域，特别是关于一种快瞬态响应LDO及其电路。
技术介绍
低压差线性稳压器(LDO)作为一种常用的电源管理芯片，具有结构简单、低成本、低噪声、低功耗以及外围电路简单等优点，广泛应用于医疗，计算机，工业基础设备及便携式产品等众多领域中。传统带片外电容结构的LDO需要在芯片外挂一个微法量级的大电容，一方面可以很容易的使输出极点成为主极点，便于频率补偿；另一方面，尽管外挂大电容会减小环路带宽，但当LDO负载快速变化时，在电路响应负载变化之前靠给电容充放电能起到稳定输出的作用，同理，带片外电容LDO还具有良好的电源抑制特性。但因为外接电容较大且需要特定范围的等效串联电阻的电阻值，同时占用芯片额外管脚以及较大的印刷电路板面积，不利于芯片集成而限制了其应用。近年来，不带片外电容的LDO越来越受到青睐，其设计难点主要在于稳定性和瞬态响应速度，没有片外大电容的情况下需要通过内部极点补偿来改善稳定性，这无疑会增加电路的复杂度和设计难度，往往会以牺牲功耗和精度为代价。另外，当负载电流发生...
【技术保护点】
1.一种快瞬态响应LDO电路，其特征在于，包括：/n第一晶体管；/n第一电阻，其一端与所述第一晶体管的源极相连，所述第一电阻的另一端与输入电压相连；/n第二电阻，其一端与所述输入电压相连；/n第四晶体管，其源极与所述第二电阻的另一端相连，所述第四晶体管的栅极与所述第四晶体管的漏极以及所述第一晶体管的栅极均相连；/n负载晶体管，其源极与所述输入电压相连，所述负载晶体管的栅极与所述第四晶体管的漏极相连，所述负载晶体管的漏极作为所述快瞬态响应LDO电路的电压输出端；/n第五晶体管，其源极与控制电压相连，所述第五晶体管的漏极与所述第一晶体管的漏极相连，所述第五晶体管的栅极与所述第五...
【技术特征摘要】
1.一种快瞬态响应LDO电路，其特征在于，包括：
第一晶体管；
第一电阻，其一端与所述第一晶体管的源极相连，所述第一电阻的另一端与输入电压相连；
第二电阻，其一端与所述输入电压相连；
第四晶体管，其源极与所述第二电阻的另一端相连，所述第四晶体管的栅极与所述第四晶体管的漏极以及所述第一晶体管的栅极均相连；
负载晶体管，其源极与所述输入电压相连，所述负载晶体管的栅极与所述第四晶体管的漏极相连，所述负载晶体管的漏极作为所述快瞬态响应LDO电路的电压输出端；
第五晶体管，其源极与控制电压相连，所述第五晶体管的漏极与所述第一晶体管的漏极相连，所述第五晶体管的栅极与所述第五晶体管的漏极相连；
第六晶体管，其栅极与所述第五晶体管的源极相连，所述第六晶体管的漏极与所述第四晶体管的栅极相连；
第七晶体管，其源极与所述负载晶体管的漏极相连，所述第七晶体管的栅极与所述第五晶体管的栅极相连，所述第七晶体管的漏极与所述第六晶体管的源极相连。
2.如权利要求1所述的快瞬态响应LDO电路，其特征在于，所述快瞬态响应LDO电路还包括：
第二晶体管，其源极与所述第一电阻的另一端相连，所述第二晶体管的栅极与所述第二晶体管的漏极相连；
第三晶体管，其栅极与所述第二晶体管的栅极相连，所述第三晶体管的源极与所述第四晶体管的栅极、所述第二晶体管的源极以及所述第二电阻的一端均相连，所述第三晶体管的漏极与所述第一晶体管的栅极以及所述第六晶体管的漏极均相连；
第八晶体管，其源极与所述第五晶体管的漏极相连，所述第八晶体管的栅极与第一偏置电压相连；
第九晶体管，其漏极与所述第八晶体管的源极相连，所述第九晶体管的栅极与第二偏置电压相连；
第十晶体管，其源极与所述第九晶体管的漏极相连，所述第十晶体管的漏极与所述第二晶体管的漏极相连；
第二电容，其一端与所述第十晶体管的栅极相连，所述第二电容的另一端与所述负载晶体管的漏极相连；
第十一晶体管，其源极与所述第十晶体管的源极相连，所述第十一晶体管的栅极与所述第十晶体管的栅极相连；
电流源...
【专利技术属性】
技术研发人员：刘兴，胡毅，马永旺，李振国，刘浩，冯曦，冯文楠，唐晓柯，邵炜平，
申请(专利权)人：北京智芯微电子科技有限公司，国家电网有限公司，国网浙江省电力有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。