一种跨时钟域信号同步电路制造技术

本实用新型专利技术公开了一种跨时钟域信号同步电路，属于电子领域；所述的同步电路包括双拍模块、信号使能展宽模块、FIFO缓存模块和模式选择模块；模式选取模块连接第一时钟；工作人员通过模式选择模块根据第一时钟信号对模式进行选择处理；FIFO缓存模块、第一时钟和第二时钟配合，当第一时钟域使能信号有效时对第一时钟域数据进行缓存，用第二时钟对FIFO读取得到第二时钟域数据；双拍模块、使能采样输出模块和第二时钟配合，第二时钟对使能信号进行打拍处理，使其同步到第二时钟域内；信号使能展宽模块、第一时钟和第二时钟配合，能够保证第二时钟对第一时钟的时钟域信号采集的稳定性，从而实现不同时钟域之间信号的同步转换。

A cross clock domain signal synchronization circuit

【技术实现步骤摘要】
一种跨时钟域信号同步电路
本新型公开一种跨时钟域信号同步电路，涉及电子

技术介绍
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。在同步系统中，如果触发器的setuptime/holdtime不满足，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端毛刺、振荡、固定的某一电压值，而不是等于数据输入端D的值。这段时间称为决断时间(resolutiontime)。经过resolutiontime之后Q端将稳定到0或1上，但是究竟是0还是1，是随机的，与输入没有必然的关系。在跨时钟域的设计中，由于时钟的不同步，及其容易产生亚稳态。一种跨时钟域信号同步电路，就是为了避免跨时钟域的设计中产生亚稳态。
技术实现思路
本技术针对现有技术的问题本文档来自技高网...

【技术保护点】
1.一种跨时钟域信号同步电路，其特征是所述的同步电路包括双拍模块、信号使能展宽模块、FIFO缓存模块和模式选择模块；/n模式选取模块连接第一时钟，模式选择模块同时线路连接对应的双拍模块、信号使能展宽模块和FIFO缓存模块，双拍模块和信号使能展宽模块之间信号双向连接；/n双拍模块、信号使能展宽模块和FIFO缓存模块同时线路连接第二时钟，同时双拍模块通过使能采用输出模块连接第二时钟。/n

【技术特征摘要】
1.一种跨时钟域信号同步电路，其特征是所述的同步电路包括双拍模块、信号使能展宽模块、FIFO缓存模块和模式选择模块；
模式选取模块连接第一时钟，模式选择模块同时线路连接对应的双拍模块、信号使能展宽模块和FIFO缓存模块，双拍模块和信号使能展宽模块之间信号双向连接；
双拍模块、信号使能展宽模块和FIFO缓存模块同时线路连接第二时钟，同时双拍模块通过使能采用输出模块连接第二时钟。


2.根据权利要求1所述的同步电路，其特征是所述双拍模块采用NC7SZ175触发器。


3.根据权利要求1...

【专利技术属性】
技术研发人员：李朋，赵鑫鑫，秦刚，
申请(专利权)人：山东浪潮人工智能研究院有限公司，
类型：新型
国别省市：山东;37