具有抑制突波噪声功能的位移暂存器及其驱动方法技术

一种具有抑制突波噪声功能的位移缓存器及其驱动方法。该位移暂存器包括一移位电路及二突波消除电路。该移位电路具有一输出节点及一拔靴节点。各该突波消除电路包括一第一晶体管、一第二晶体管及一第三晶体管。该第一晶体管具有一第一栅极。该第一栅极被施加一电源电压，以使该第一晶体管输出一启动电压。该第二晶体管具有一第二栅极。该第二栅极电性连接于该拔靴节点，以使该第二晶体管于该拔靴节点的一拔靴电位高于一预定位准时，输出一关闭电压。该第三晶体管具有一第三栅极。该第三栅极电性连接于该第一晶体管，以使该第三栅极被施加该启动电压时，该第三晶体管输出一预定电压至该位移电路的该输出节点。

A displacement register with the function of suppressing sudden wave noise and its driving method

The invention relates to a displacement buffer with the function of suppressing sudden wave noise and a driving method thereof. The displacement register includes a shift circuit and a second burst elimination circuit. The shift circuit has an output node and a shoe pulling node. Each surge cancellation circuit includes a first transistor, a second transistor and a third transistor. The first transistor has a first gate. The first gate is applied with a power supply voltage so that the first transistor outputs a starting voltage. The second transistor has a second gate. The second gate is electrically connected to the shoe pulling node so that a shoe pulling potential of the second transistor at the shoe pulling node is higher than a pre positioning time, and a closing voltage is output. The third transistor has a third gate. The third gate is electrically connected to the first transistor so that when the starting voltage is applied to the third gate, the third transistor outputs a predetermined voltage to the output node of the displacement circuit.

【技术实现步骤摘要】
具有抑制突波噪声功能的位移暂存器及其驱动方法
本专利技术是有关于一种暂存器及其驱动方法，且特别是有关于一种具有抑制突波噪声功能的位移暂存器及其驱动方法。
技术介绍
近年来，薄膜晶体管面板技术不断地进步，例如系统整合式玻璃面板技术(System-on-glass,SOG)是目前发展的技术之一。系统整合式玻璃面板技术可采用非晶硅(amorphoussilicon,a-Si)工艺、金属氧化物半导体(IGZO)工艺与低温多晶硅(LowTemperaturepoly-silicon,LTPS)工艺来实现。低温多晶硅晶体管与非晶硅晶体管的最大区别在于其电性与工艺繁简的差异。低温多晶硅晶体管拥有较高的载子移动率，然而其工艺上却较繁复；金属氧化物半导体拥有较佳的低漏电流；而非晶硅晶体管的工艺较简单且成熟，因此在成本上具有不错的竞争优势。根据研究人员的实验，使用非晶硅晶体管所组成的位移暂存器，容易于输出节点受到时脉信号的影响，而产生多个突波噪声(ripplenoise)，使得位移暂存器的操作较不稳定。
技术实现思路
本专利技术是有关于一种具有抑制突波噪声功能的位移暂存器及其驱动方法，其利用二突波消除电路在拔靴节点及输出节点提供稳定的预定电压，使得拔靴节点及输出节点的突波噪声能够抑制，提高位移暂存器的可靠度。根据本专利技术的第一方面，提出一种位移暂存器。该位移暂存器包括一移位电路及二突波消除电路。该移位电路具有一输出节点及一拔靴节点。各该突波消除电路包括一第一晶体管、一第二晶体管及一第三晶体管。该第一晶体管具有一第一栅极。该第一栅极被施加一电源电压，以使该第一晶体管输出一启动电压。该第二晶体管具有一第二栅极。该第二栅极电性连接于该拔靴节点，以使该第二晶体管于该拔靴节点的一拔靴电位高于一预定位准时，输出一关闭电压。该第三晶体管具有一第三栅极。该第三栅极电性连接于该第一晶体管，以使该第三栅极被施加该启动电压时，该第三晶体管输出一预定电压至该位移电路的该输出节点。该第三栅极亦电性连接于该第二晶体管，以使该第三栅极被施加该关闭电压时，该第三晶体管不输出该预定电压。根据本专利技术的第二方面，提出一种位移暂存器的驱动方法。该位移暂存器包括一位移电路及二突波消除电路。该移位电路具有一输出节点及一拔靴节点。各该突波消除电路包括一第一晶体管、一第二晶体管及一第三晶体管。该驱动方法包括以下步骤。施加一电源电压于该第一晶体管的一第一栅极，以使该第一晶体管输出一启动电压。当该拔靴节点的一拔靴电位高于一预定位准，且施加至该第二晶体管的一第二栅极时，该第二晶体管输出一关闭电压。当该第三晶体管的一第三栅极被施加该启动电压时，该第三晶体管输出一预定电压至该位移电路的该输出节点。当该第三晶体管的该第三栅极被施加该关闭电压时，该第三晶体管不输出该预定电压。为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：附图说明图1绘示根据一实施例的位移暂存器的示意图。图2绘示根据一实施例的拔靴节点、二时脉信号及输出节点的电位变化曲线。图3绘示根据一实施例的位移暂存器的驱动方法的流程图。图4绘示在突波消除电路发挥功效的情况下，拔靴节点、二时脉信号及输出节点的电位变化曲线。图5绘示根据另一实施例的位移暂存器的示意图。图6绘示在突波消除电路发挥功效的情况下，拔靴节点、二时脉信号及输出节点的电位变化曲线。图7绘示根据另一实施例的位移暂存器的示意图。图8绘示根据另一实施例的位移暂存器的示意图。图9绘示根据另一实施例的位移暂存器的示意图。图10绘示根据另一实施例的位移暂存器的示意图。图11绘示根据另一实施例的位移暂存器的示意图。图12绘示在突波消除电路发挥功效的情况下，拔靴节点、二时脉信号及输出节点的电位变化曲线。具体实施方式请参照图1，其绘示根据一实施例的位移暂存器100的示意图。位移暂存器100包括一位移电路110、一突波消除电路120及一突波消除电路130。在本实施例中，位移电路110为双向位移暂存电路。在另一实施例中，位移暂存器亦可以是单向位移暂存电路。位移电路110具有一输出节点OUT1及一拔靴节点X1。输出节点OUT1用以输出位移电路110的输出信号，拔靴节点X1用以产生一拔靴(bootstrap)电位。请参照图2，其绘示根据一实施例的拔靴节点X1、时脉信号C1、时脉信号C2及输出节点OUT1的电位变化曲线。位移电路110受到时脉信号C1及时脉信号C2的控制。时脉信号C1及时脉信号C2周期相同，但相位相反。时脉信号C1及时脉信号C2在上升/下降的过程容易使拔靴节点X1及输出节点OUT1的电位产生突波噪声(ripplenoise)RN。在本实施例中，通过突波消除电路120及突波消除电路130在输出节点OUT1提供稳定的预定电压VGL，使得输出节点OUT1的突波噪声RN能够抑制，增加位移暂存器100的可靠度。预定电压VGL例如是栅极低电压(lowgatevoltage)。请参照图1，突波消除电路120及突波消除电路130都耦接于输出节点OUT1及拔靴节点X1。详细来说，突波消除电路120包括一第一晶体管M8、一第二晶体管M9及一第三晶体管M11。突波消除电路130包括一第一晶体管M12、一第二晶体管M13及一第三晶体管M15。请参照图3及图4，图3绘示根据一实施例的位移暂存器100的驱动方法的流程图。以下说明突波消除电路120及突波消除电路130的各个组件的功能，并一并说明位移暂存器100的驱动方法。各个步骤可以是同时进行，或者是在各个条件满足下进行，本专利技术的驱动方法并不局限于进行顺序。第一晶体管M8具有一第一栅极G8。第三晶体管M11具有一第三栅极G11，第三栅极G11电性连接于第一晶体管M8。第一栅极G8被施加一电源电压VPWL1。当电源电压VPWL1位于高位准时，第一晶体管M8被开启，而对应地输出一启动电压Von至第三晶体管M11的第三栅极G11(步骤S110)。启动电压Von例如是第一晶体管M8对应电源电压VPWL1所输出的高电压。启动电压Von输入至第三晶体管M11的第三栅极G11时，第三晶体管M11被开启，而对应地输出预定电压VGL至位移电路110的输出节点OUT1(步骤S130)。第一晶体管M12具有一第一栅极G12。第一栅极G12被施加一电源电压VPWL2。当电源电压VPWL2位于高位准时，第一晶体管M12被开启，而对应地输出一启动电压Von至第三晶体管M15的第三栅极G15(步骤S110)。启动电压Von输入至第三晶体管M15的第三栅极G15时，第三晶体管M15被开启，而对应地输出预定电压VGL至位移电路110的输出节点OUT1(步骤S130)。在本实施例中，电源电压VPWL1及电源电压VPWL2可以是相位相反的周期性变化的信号。当电源电压VPWL1位于高位准且电源电压VPWL2位于低位准时，第一晶体管M8被开启而对应地输出启动电压Von(步骤S1本文档来自技高网...

【技术保护点】
1.一种位移暂存器，其特征在于，该位移暂存器包括：/n一移位电路，具有一输出节点及一拔靴节点；以及/n二突波消除电路，各该突波消除电路包括：/n一第一晶体管，具有一第一栅极，该第一栅极被施加一电源电压，以使该第一晶体管输出一启动电压；/n一第二晶体管，具有一第二栅极，该第二栅极电性连接于该拔靴节点，以使该第二晶体管于该拔靴节点的一拔靴电位高于一预定位准时，输出一关闭电压；及/n一第三晶体管，具有一第三栅极，该第三栅极电性连接于该第一晶体管，以使该第三栅极被施加该启动电压时，该第三晶体管输出一预定电压至该位移电路的该输出节点；该第三栅极亦电性连接于该第二晶体管，以使该第三栅极被施加该关闭电压时，该第三晶体管不输出该预定电压。/n

【技术特征摘要】
1.一种位移暂存器，其特征在于，该位移暂存器包括：
一移位电路，具有一输出节点及一拔靴节点；以及
二突波消除电路，各该突波消除电路包括：
一第一晶体管，具有一第一栅极，该第一栅极被施加一电源电压，以使该第一晶体管输出一启动电压；
一第二晶体管，具有一第二栅极，该第二栅极电性连接于该拔靴节点，以使该第二晶体管于该拔靴节点的一拔靴电位高于一预定位准时，输出一关闭电压；及
一第三晶体管，具有一第三栅极，该第三栅极电性连接于该第一晶体管，以使该第三栅极被施加该启动电压时，该第三晶体管输出一预定电压至该位移电路的该输出节点；该第三栅极亦电性连接于该第二晶体管，以使该第三栅极被施加该关闭电压时，该第三晶体管不输出该预定电压。


2.如权利要求1所述的位移暂存器，其特征在于，该些突波消除电路的该些第一晶体管被施加的该些电源电压的相位相反。


3.如权利要求1所述的位移暂存器，其特征在于，该位移暂存器更包括：
一第四晶体管，具有一第四栅极，该第四栅极电性连接于该第一晶体管，以使该第四栅极被施加该启动电压时，该第四晶体管输出该预定电压至该位移电路的该拔靴节点；该第四栅极亦电性连接于该第二晶体管。


4.如权利要求1所述的位移暂存器，其特征在于，该位移暂存器更包括：
一重置电路，电性连接于该拔靴节点，该重置电路用以输出该预定电压至该拔靴节点。


5.如权利要求1所述的位移暂存器，其特征在于，该位移电路为一单向位...

【专利技术属性】
技术研发人员：游家华，林松君，詹建廷，
申请(专利权)人：瀚宇彩晶股份有限公司，
类型：发明
国别省市：中国台湾;TW