The invention provides a fast locked digital phase-locked loop and a fast locking method thereof. The fast locking method includes: dividing the frequency of the oscillating signal by the default division value to output the divided signal; detecting the frequency difference between the divided signal and the reference signal; tracking whether the divided frequency of the divided signal falls into the locking frequency range, if not, tracking the divided frequency, if so, locking the divided frequency; detecting the phase difference between the divided signal and the reference signal; recording this phase difference As the tracking reference phase difference, track the next phase to be removed according to the tracking reference phase difference, and judge whether the phase to be removed falls into the range of locked phase, if not, track the phase to be removed, if so, lock the phase to be removed. Thus, the invention can achieve the effect of fast locking.
【技术实现步骤摘要】
快速锁定的数字锁相回路及其快速锁定方法
本专利技术是有关于一种锁相回路，且特别是有关于一种快速锁定的数字锁相回路。
技术介绍
随着电子科技的进步，电子产品已成为人们生活中不可或缺的工具。例如用来进行信息交换的通信产品，通过通信产品来与外界进行信息交换，已是人们生活中每日都必要执行的工作。在电子通信产品中，最常见的就是锁相回路装置，锁相回路装置通常用来提供一个具有准确相位的周期性的输出信号。然而，传统数字锁相回路进行锁相时，通常以参考信号上升缘为目标，将欲锁相的信号波形上升缘与参考波形的上升缘对准。因此在相位差较大情况下，将会增加从开始锁相直至确定锁相的时间。
技术实现思路
为了解决上述公知技术的缺失，本专利技术的目的在于提供一种快速锁定的数字锁相回路，包含：一种快速锁定的数字锁相回路，包含：振荡电路，输出振荡信号；除法器，连接所述振荡电路，所述除法器将所述振荡信号除以默认除数值，以输出被除信号；相位频率检测器，连接所述除法器，所述相位频率检测器接收参考信号以及所述被除信号，并检测所述被除信号的被除频率与所述参考信号的参考频率的频率差，所述相位频率检测器检测所述被除信号的多个被除波形中的其中一所述被除波形的上升缘与所述参考信号中对应的参考波形的上升缘之间的相位差；频率相位锁定电路，连接所述相位频率检测器，所述频率相位锁定电路接收所述频率差，据以追踪所述被除频率落入锁定频率范围内时，所述频率相位锁定电路锁定所述被除频率；以及相位记录器，连接所述相位频率检...
【技术保护点】
1.一种快速锁定的数字锁相回路，其特征在于，包含：/n振荡电路，输出振荡信号；/n除法器，连接所述振荡电路，所述除法器将所述振荡信号除以默认除数值，以输出被除信号；/n相位频率检测器，连接所述除法器，所述相位频率检测器接收参考信号以及所述被除信号，并检测所述被除信号的被除频率与所述参考信号的参考频率的频率差，所述相位频率检测器检测所述被除信号的多个被除波形中的其中一所述被除波形的上升缘与所述参考信号中对应的参考波形的上升缘之间的相位差；/n频率相位锁定电路，连接所述相位频率检测器，所述频率相位锁定电路接收所述频率差，据以追踪所述被除频率落入锁定频率范围内时，所述频率相位锁定电路锁定所述被除频率；以及/n相位记录器，连接所述相位频率检测器以及所述频率相位锁定电路，当所述频率相位锁定电路锁定所述被除频率时，所述相位频率检测器当下所检测到的所述相位差作为追踪基准相位差记录在所述相位记录器中；/n其中所述频率相位锁定电路依据所述追踪基准相位差，以追踪所述被除信号的所述被除波形之后的其他被除波形，当所述频率相位锁定电路判断追踪到的其他所述被除波形的被除相位落入锁定相位范围内时，所述频率相位锁定电...
【技术特征摘要】
20180525 TW 1071179461.一种快速锁定的数字锁相回路，其特征在于，包含：
振荡电路，输出振荡信号；
除法器，连接所述振荡电路，所述除法器将所述振荡信号除以默认除数值，以输出被除信号；
相位频率检测器，连接所述除法器，所述相位频率检测器接收参考信号以及所述被除信号，并检测所述被除信号的被除频率与所述参考信号的参考频率的频率差，所述相位频率检测器检测所述被除信号的多个被除波形中的其中一所述被除波形的上升缘与所述参考信号中对应的参考波形的上升缘之间的相位差；
频率相位锁定电路，连接所述相位频率检测器，所述频率相位锁定电路接收所述频率差，据以追踪所述被除频率落入锁定频率范围内时，所述频率相位锁定电路锁定所述被除频率；以及
相位记录器，连接所述相位频率检测器以及所述频率相位锁定电路，当所述频率相位锁定电路锁定所述被除频率时，所述相位频率检测器当下所检测到的所述相位差作为追踪基准相位差记录在所述相位记录器中；
其中所述频率相位锁定电路依据所述追踪基准相位差，以追踪所述被除信号的所述被除波形之后的其他被除波形，当所述频率相位锁定电路判断追踪到的其他所述被除波形的被除相位落入锁定相位范围内时，所述频率相位锁定电路锁定追踪到的所述被除相位。
2.如权利要求1所述的快速锁定的数字锁相回路，其特征在于，所述频率相位锁定电路包含：
频率锁定电路，连接所述相位频率检测器，所述频率锁定电路接收所述频率差，据以追踪所述被除频率落入所述锁定频率范围内时，所述频率锁定电路锁定所述被除频率，并输出对应的锁频信号；
相位锁定电路，连接所述相位记录器，所述相位锁定电路接收所述追踪基准相位差，并依据所述追踪基准相位差，以追踪所述被除信号的所述被除相位落入所述锁定相位范围内时，所述相位锁定电路锁定追踪到的所述被除相位，并输出对应的锁相信号；以及
控制电路，连接所述频率锁定电路、所述相位锁定电路、所述相位记录器以及所述振荡电路，当所述控制电路从所述相位记录器接收到所述追踪基准相位差时，所述控制电路控制所述相位锁定电路依据所述追踪基准相位差进行所述被除相位的追踪，并且所述控制电路依据所述锁频信号以及锁相信号输出控制信号至所述振荡电路，所述振荡电路依据所述锁频信号以及锁相信号输出另一振荡信号。
3.如权利要求1所述的快速锁定的数字锁相回路，其特征在于，所述相位频率检测器检测所述被除频率改变后与所述参考频率之间的另一频率差；
所述频率相位锁定电路依据所述另一频率差，追踪所述被除频率未落入所述锁定频率范围内而脱锁时，再次追踪所述被除频率，直到所述被除频率再次落入所述锁定频率范围内时，重新锁定所述被除频率；
当所述频率相位锁定电路重新锁定所述被除频率时，所述相位频率检测器当下所检测到的另一所述被除波形的上升缘与所述参考信号中对应的参考波形的上升缘之间的另一相位差，作为另一追踪基准相位差记录在所述相位记录器中；
所述频率相位锁定电路依据所述另一追踪基准相位差，以追踪另一被除波形；
所述频率相位锁定电路判断追踪到的所述另一被除波形的另一被除相位落入所述锁定相位范围内时，所述频率相位锁定电路锁定追踪到的所述另一被除相位。
4.如权利要求1所述的快速锁定的数字锁相回路，其特征在于，所述相位频率检测器检测所述被除波形的所述被除相位改变后与所述参考信号中对应的参考波形之间的另一相位差；
所述频率相位锁定电路依据所述另一相位差，判断目前追踪的所述被除波形的所述被除相位未落入所述锁定相位范围内而脱锁时，所述另一相位差作为另一追踪基准相位差记录在所述相位记录器中；
所述频率相位锁定电路依据所述另一追踪基准相位差，以追踪其他所述被除波形的所述被除相位落入所...
【专利技术属性】
技术研发人员：王元鸿，陈璟泯，
申请(专利权)人：茂达电子股份有限公司，
类型：发明
国别省市：中国台湾;TW
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。