数字逻辑电路编译方法及装置制造方法及图纸

本发明专利技术提供了一种数字逻辑电路编译方法及装置，涉及电路技术领域，该方法包括：获取数字逻辑电路的编译步骤，采用与数字逻辑电路的编译顺序逆向的顺序，逐个判断各个编译步骤对应的时序报告是否满足预设时序要求，将不满足预设时序要求的时序报告所对应的编译步骤确定为目标编译步骤，根据每个编译策略对应的时序报告，将满足预设时序要求的时序报告所对应的编译策略，作为目标编译策略，按照目标编译策略重新编译数字逻辑电路。由于在采用目标编译策略重新编译数字逻辑电路的过程中，可以使用目标编译步骤之前的编译步骤输出的数据，能够减少客户端重新编译数字逻辑电路所花费的时间，从而可以提高重新编译数字逻辑电路的效率。

Compiling method and device of digital logic circuit

The invention provides a compilation method and device of digital logic circuit, which relates to the technical field of circuit. The method includes: obtaining the compilation steps of digital logic circuit, using the reverse order of the compilation order of digital logic circuit, judging one by one whether the time sequence reports corresponding to each compilation step meet the preset time sequence requirements, and matching the time sequence reports that do not meet the preset time sequence requirements The corresponding compilation step is determined as the target compilation step. According to the time sequence report corresponding to each compilation strategy, the compilation strategy corresponding to the time sequence report meeting the preset time sequence requirements is taken as the target compilation strategy, and the digital logic circuit is recompiled according to the target compilation strategy. In the process of recompiling the digital logic circuit by using the target compiling strategy, the output data of the compiling step before the target compiling step can be used, which can reduce the time of recompiling the digital logic circuit by the client and improve the efficiency of recompiling the digital logic circuit.

【技术实现步骤摘要】
数字逻辑电路编译方法及装置
本专利技术实施例涉及电路
，尤其涉及一种数字逻辑电路编译方法及装置。
技术介绍
随着数字逻辑电路的不断发展，数字逻辑电路的规模也在不断扩大，用户在设计数字逻辑电路的过程中，可以通过软硬件结合的方式编译得到大规模的数字逻辑电路。相关技术中，客户端可以获取用户编写的用于生成数字逻辑电路的电路代码，并根据该电路代码按照预先设置的每个编译步骤所对应的编译策略，执行综合、转换、布局、优化和布线等多个编译步骤，最后编译得到大规模数字逻辑电路。但是，用户只能在执行完各个编译步骤之后获知编译的数字逻辑电路是否满足时序要求，当数字逻辑电路不满足时序要求时，需要重新设置编译策略进行编译，造成编译数字逻辑电路所花费的时间较长，效率较低的问题。
技术实现思路
本专利技术实施例提供一种数字逻辑电路编译方法及装置，以解决当数字逻辑电路不满足时序要求时，重新编译数字逻辑电路所花费的时间较长，效率较低的问题。为了解决上述技术问题，本专利技术是这样实现的：一种数字逻辑电路编译方法，所述方法包括：获取所述数字逻辑电路的编译步骤，其中，各个编译步骤均对应有策略集，每个策略集包括至少一个编译策略，每个编译策略具有对应的时序报告；采用与所述数字逻辑电路的编译顺序逆向的顺序，逐个判断各个编译步骤对应的时序报告是否满足预设时序要求；当任意一个时序报告不满足所述预设时序要求时，将所述时序报告所对应的编译步骤确定为目标编译步骤；获取目标策略集中每个编译策略对应的时序报告，所述目标策略集为所述目标编译步骤对应的策略集；根据每个编译策略对应的时序报告，将满足所述预设时序要求的时序报告所对应的编译策略，作为目标编译策略；按照所述目标编译策略重新编译所述数字逻辑电路。可选的，所述将满足所述预设时序要求的时序报告所对应的编译策略，作为目标编译策略，包括：遍历每个编译策略对应的时序报告，将满足所述预设时序要求的时序报告作为目标时序报告；从所述目标策略集中选取与所述目标时序报告相对应的编译策略；将与所述目标时序报告相对应的编译策略作为所述目标编译策略。可选的，在所述按照所述目标编译策略重新编译所述数字逻辑电路之后，所述方法还包括：判断所述重新编译的数字逻辑电路是否满足所述预设时序要求；当所述重新编译的数字逻辑电路不满足所述预设时序要求时，再次重新编译数字逻辑电路，直至重新编译的数字逻辑电路满足所述预设时序要求。可选的，在所述获取所述数字逻辑电路的编译步骤之前，所述方法还包括：对于每个编译步骤，根据预置电路代码并行运行相应策略集中的多个编译策略，所述预置电路代码用于生成预置数字逻辑电路；获取每个编译策略根据所述预置电路代码生成的时序报告；将满足所述预设时序要求的时序报告所对应的编译策略作为预置编译策略。可选的，所述按照所述目标编译策略重新编译所述数字逻辑电路，包括：判断所述目标编译步骤是否为所述数字逻辑电路的最后一个编译步骤；当所述目标编译步骤为所述数字逻辑电路的最后一个编译步骤时，按照所述目标编译策略重新编译所述数字逻辑电路；当所述目标编译步骤不是所述数字逻辑电路的最后一个编译步骤时，根据所述目标编译策略，以及位于所述目标编译步骤之后的各个编译步骤所对应的预置编译策略，重新编译所述数字逻辑电路。可选的，在所述将满足所述预设时序要求的时序报告所对应的编译策略，作为目标编译策略之后，所述方法还包括：根据所述目标编译策略，对所述目标编译步骤对应的预置编译策略进行更新。可选的，在所述获取所述数字逻辑电路的编译步骤之前，所述方法还包括：判断所述数字逻辑电路是否满足所述预设时序要求；所述获取所述数字逻辑电路的编译步骤，包括：当所述数字逻辑电路不满足所述预设时序要求时，获取所述数字逻辑电路的编译步骤。另一方面，本专利技术实施例还提供了一种数字逻辑电路编译装置，所述数字逻辑电路编译装置包括：第一获取模块，用于获取所述数字逻辑电路的编译步骤，其中，各个编译步骤均对应有策略集，每个策略集包括至少一个编译策略，每个编译策略具有对应的时序报告；第一判断模块，用于采用与所述数字逻辑电路的编译顺序逆向的顺序，逐个判断各个编译步骤对应的时序报告是否满足预设时序要求；步骤确定模块，用于当任意一个时序报告不满足所述预设时序要求时，将所述时序报告所对应的编译步骤确定为目标编译步骤；第二获取模块，用于获取目标策略集中每个编译策略对应的时序报告，所述目标策略集为所述目标编译步骤对应的策略集；策略确定模块，用于根据每个编译策略对应的时序报告，将满足所述预设时序要求的时序报告所对应的编译策略，作为目标编译策略；编译模块，用于按照所述目标编译策略重新编译所述数字逻辑电路。可选的，所述策略确定模块包括：报告确定子模块，用于遍历每个编译策略对应的时序报告，将满足所述预设时序要求的时序报告作为目标时序报告；选取子模块，用于从所述目标策略集中选取与所述目标时序报告相对应的编译策略；策略确定子模块，用于将与所述目标时序报告相对应的编译策略作为所述目标编译策略。可选的，所述装置还包括：第二判断模块，用于判断所述重新编译的数字逻辑电路是否满足所述预设时序要求；所述编译模块还用于当所述重新编译的数字逻辑电路不满足所述预设时序要求时，再次重新编译数字逻辑电路，直至重新编译的数字逻辑电路满足所述预设时序要求。可选的，所述装置还包括：策略运行模块，用于对于每个编译步骤，根据预置电路代码并行运行相应策略集中的多个编译策略，所述预置电路代码用于生成预置数字逻辑电路；第三获取模块，用于获取每个编译策略根据所述预置电路代码生成的时序报告；预置策略确定模块，用于将满足所述预设时序要求的时序报告所对应的编译策略作为预置编译策略。可选的，所述编译模块包括：判断子模块，用于判断所述目标编译步骤是否为所述数字逻辑电路的最后一个编译步骤；第一编译子模块，用于当所述目标编译步骤为所述数字逻辑电路的最后一个编译步骤时，按照所述目标编译策略重新编译所述数字逻辑电路；第二编译子模块，用于当所述目标编译步骤不是所述数字逻辑电路的最后一个编译步骤时，根据所述目标编译策略，以及位于所述目标编译步骤之后的各个编译步骤所对应的预置编译策略，重新编译所述数字逻辑电路。可选的，所述装置还包括：更新模块，用于根据所述目标编译策略，对所述目标编译步骤对应的预置编译策略进行更新。可选的，所述装置还包括：第三判断模块，用于判断所述数字逻辑电路是否满足所述预设时序要求；所述第一获取模块包括：获取子模块，用于当所述数字逻辑电路不满足所述预设时序要求时，获取所述数字逻辑电路的编译步骤。在本专利技术实施例中，在通过获取数字逻辑电路本文档来自技高网...

【技术保护点】
1.一种数字逻辑电路编译方法，其特征在于，所述方法包括：/n获取所述数字逻辑电路的编译步骤，其中，各个编译步骤均对应有策略集，每个策略集包括至少一个编译策略，每个编译策略具有对应的时序报告；/n采用与所述数字逻辑电路的编译顺序逆向的顺序，逐个判断各个编译步骤对应的时序报告是否满足预设时序要求；/n当任意一个时序报告不满足所述预设时序要求时，将所述时序报告所对应的编译步骤确定为目标编译步骤；/n获取目标策略集中每个编译策略对应的时序报告，所述目标策略集为所述目标编译步骤对应的策略集；/n根据每个编译策略对应的时序报告，将满足所述预设时序要求的时序报告所对应的编译策略，作为目标编译策略；/n按照所述目标编译策略重新编译所述数字逻辑电路。/n

【技术特征摘要】
1.一种数字逻辑电路编译方法，其特征在于，所述方法包括：
获取所述数字逻辑电路的编译步骤，其中，各个编译步骤均对应有策略集，每个策略集包括至少一个编译策略，每个编译策略具有对应的时序报告；
采用与所述数字逻辑电路的编译顺序逆向的顺序，逐个判断各个编译步骤对应的时序报告是否满足预设时序要求；
当任意一个时序报告不满足所述预设时序要求时，将所述时序报告所对应的编译步骤确定为目标编译步骤；
获取目标策略集中每个编译策略对应的时序报告，所述目标策略集为所述目标编译步骤对应的策略集；
根据每个编译策略对应的时序报告，将满足所述预设时序要求的时序报告所对应的编译策略，作为目标编译策略；
按照所述目标编译策略重新编译所述数字逻辑电路。


2.根据权利要求1所述的方法，其特征在于，所述将满足所述预设时序要求的时序报告所对应的编译策略，作为目标编译策略，包括：
遍历每个编译策略对应的时序报告，将满足所述预设时序要求的时序报告作为目标时序报告；
从所述目标策略集中选取与所述目标时序报告相对应的编译策略；
将与所述目标时序报告相对应的编译策略作为所述目标编译策略。


3.根据权利要求1所述的方法，其特征在于，在所述按照所述目标编译策略重新编译所述数字逻辑电路之后，所述方法还包括：
判断所述重新编译的数字逻辑电路是否满足所述预设时序要求；
当所述重新编译的数字逻辑电路不满足所述预设时序要求时，再次重新编译数字逻辑电路，直至重新编译的数字逻辑电路满足所述预设时序要求。


4.根据权利要求1所述的方法，其特征在于，在所述获取所述数字逻辑电路的编译步骤之前，所述方法还包括：
对于每个编译步骤，根据预置电路代码并行运行相应策略集中的多个编译策略，所述预置电路代码用于生成预置数字逻辑电路；
获取每个编译策略根据所述预置电路代码生成的时序报告；
将满足所述预设时序要求的时序报告所对应的编译策略作为预置编译策略。


5.根据权利要求4所述的方法，其特征在于，所述按照所述目标编译策略重新编译所述数字逻辑电路，包括：
判断所述目标编译步骤是否为所述数字逻辑电路的最后一个编译步骤；
当所述目标编译步骤为所述数字逻辑电路的最后一个编译步骤时，按照所述目标编译策略重新编译所述数字逻辑电路；
当所述目标编译步骤不是所述数字逻辑电路的最后一个编译步骤时，根据所述目标编译策略，以及位于所述目标编译步骤之后的各个编译步骤所对应的预置编译策略，重新编译所述数字逻辑电路。


6.根据权利要求4所述的方法，其特征在于，在所述将满足所述预设时序要求的时序报告所对应的编译策略，作为目标编译策略之后，所述方法还包括：
根据所述目标编译策略，对所述目标编译步骤对应的预置编译策略进行更新。


7.根据权利要求1至6任一所述的方法，其特征在于，在所述获取所述数字逻辑电路的编译步骤之前，所述方法还包括：
判断所述数字逻辑电路是否满足所述预设时序要求；
所述获取所述数字逻辑电路的编译步骤，包括：
当所述数字逻辑电路不满足所述预设时序要求时，获取所述数字逻辑电路的编译步骤。


8.一种数字逻辑...

【专利技术属性】
技术研发人员：赵天良，王玥，张晓艳，刘才齐，逄淑楠，
申请(专利权)人：大唐移动通信设备有限公司，
类型：发明
国别省市：北京;11