一种具有频率补偿自动调节功能的晶体滤波器电路制造技术

本实用新型专利技术公开了一种具有频率补偿自动调节功能的晶体滤波器电路，属于无线收发技术领域，包括第一晶体滤波器XF401、第二晶体滤波器XF402和现场可编程门阵列FPGA，第一晶体滤波器XF401和第二晶体滤波器XF402级联；第一晶体滤波器XF401和第二晶体滤波器XF402的级间并联有谐振电路，所述谐振回路包括并联的第二电感L402和第二变容二极管CVD402；所述现场可编程门阵列FPGA的输出端通过第三锁存器、第三数模转换器D/A和第三驱动电路与第二变容二极管CVD402的负极连接。偏置电压施加至变容二极管后改变其电容值，偏置电压基于晶体滤波器对扫频输入的相应信号进行调节，因此实现了频率补偿的自动调节功能。

A crystal filter circuit with automatic frequency compensation

The utility model discloses a crystal filter circuit with the function of frequency compensation automatic adjustment, which belongs to the field of wireless transceiver technology, including the first crystal filter xf401, the second crystal filter xf402 and the field programmable gate array FPGA, the first crystal filter xf401 and the second crystal filter xf402 cascade, the first crystal filter xf401 and the second crystal filter xf402 interstage There is a resonance circuit in parallel, the resonance circuit includes a second inductance L402 and a second varactor cvd402 in parallel; the output end of the field programmable gate array FPGA is connected with the negative pole of the second varactor cvd402 through a third latch, a third digital to analog converter D / A and a third drive circuit. After the bias voltage is applied to the varactor diode, the capacitance value is changed. The bias voltage adjusts the corresponding signal of the sweep input based on the crystal filter, so the automatic adjustment function of frequency compensation is realized.

【技术实现步骤摘要】
一种具有频率补偿自动调节功能的晶体滤波器电路
本技术涉及无线收发
，特别涉及一种具有频率补偿自动调节功能的晶体滤波器电路。
技术介绍
晶体滤波器，亦称晶体谐振器，作为中频滤波器件已广泛应用于超外差无线电通信设备中。由于器件一致性不足、老化和温度变化等因素，器件参数改变在所难免，因此在设备出厂后晶体滤波器与其前后电路的匹配和频率补偿仍能长时间有效保持是一难题。公告号为CN201830216U的中国技术专利公开了一种晶体滤波器电路，由两级晶体滤波器级联而成。两级之间的并联谐振回路，用于频率特性补偿。两端的L型滤波器可以便利地进行阻抗匹配调节。上述晶体滤波器电路无法对频率补偿进行调节，影响工作稳定性。
技术实现思路
本技术提供了一种具有频率补偿自动调节功能的晶体滤波器电路，其优点是可进行频率补偿自动调节，且调节精度较高，保且能证了晶体滤波器的长期工作可靠性。本技术的上述目的是通过以下技术方案实现的，一种具有频率补偿自动调节功能的晶体滤波器电路，包括第一晶体滤波器XF401、第二晶体滤波器XF402和现场可编程门阵列FPGA，第一晶体滤波器XF401和第二晶体滤波器XF402级联，所述现场可编程门阵列FPGA的输出端通过第一数模转换器D/A和第一驱动电路与第一晶体滤波器XF401连接，第二晶体滤波器XF402通过高速模数转换器A/D与现场可编程门阵列FPGA的输入端相连；第一晶体滤波器XF401和第二晶体滤波器XF402的级间并联有谐振电路，所述谐振回路包括并联的第二电感L402和第二变容二极管CVD402；第一晶体滤波器XF401的输入端串联有第一电感L401且并联有第一变容二极管CVD401，第二晶体滤波器XF402的输出端串联有第三电感L403且并联有第三变容二极管CVD403，所述第一变容二极管CVD401、第二变容二极管CVD402和第三变容二极管CVD403的正极均接地；所述现场可编程门阵列FPGA的输出端通过第二锁存器、第二数模转换器D/A和第二驱动电路与第一变容二极管CVD401的负极连接，所述现场可编程门阵列FPGA的输出端通过第三锁存器、第三数模转换器D/A和第三驱动电路与第二变容二极管CVD402的负极连接，所述现场可编程门阵列FPGA的输出端通过第四锁存器、第四数模转换器D/A和第四驱动电路与第三变容二极管CVD403的负极连接。本技术进一步设置为，所述第一电感L401和第三电感L403为相同规格的电感。本技术进一步设置为，所述第二驱动电路与第一变容二极管CVD401之间串联有第四电感L404，所述第三驱动电路与第二变容二极管CVD402之间串联有第五电感L405，所述第四驱动电路与第三变容二极管CVD403之间串联有第六电感L406。本技术进一步设置为，所述第四电感L404、第五电感L405和第六电感L406为相同规格电感。本技术进一步设置为，所述第一驱动电路与第一电感L401之间串联有第一电容C1，所述第三电感与高速模数转换器A/D之间串联有第二电容C2。本技术进一步设置为，第一电容C1和第二电容C2为相同规格的电容。本技术进一步设置为，两级晶体滤波器相同。本技术进一步设置为，所述第一驱动电路与第一电感L401之间串联有第一射频开关，所述第三电感与高速模数转换器A/D之间串联有第二射频开关，所述第一射频开关和第二射频开关均为单刀双掷射频开关，所述第一射频开关和第二射频开关的控制信号端与现场可编程门阵列FPGA连接。综上所述，本技术的有益效果有：1．两级间的并联谐振回路用于频率特性补偿，两端的电感可以便利的与前后电路的阻抗进行匹配调节，现场可编程门阵列FPGA将偏置电压信息存于锁存器，需要时经数模转换器D/A生成模拟信号，再经驱动电路形成上述偏置电压，偏置电压施加至变容二极管后改变变容二极管的电容置，偏置电压电压信息通过晶体滤波器的输出信号制定，因此实现了频率补偿的自动调节功能；2．基于现场可编程门阵列FPGA可快速实现频率补偿自动调节功能及相关的其它数字信号处理功能，例如有限脉冲响应(FiniteImpulseResponse,FIR)数字滤波；3．若器件的老化和环境的变化(如温度等)导致器件参数改变，使得频率补偿失效，设备可通过改变频率补偿电路中的变容二极管上的偏置电压予以调节，以改善晶体滤波器的频率特性；4．偏置电压由D/A电路生成，调节精度由D/A精度决定，由于高精度D/A技术目前已经成熟，所以实现高精度调节的可行性得以保证；5．第二电感用于阻断偏置电压信号中的高频成分，提高系统的可靠性。附图说明图1是实施例一的结构示意图，图中，L401、L402、L403、L404、L405、L406为电感且L401和L403相同，L404、L405、L406相同，CVD401、CVD402和CVD403为相同的变容二极管，XF401、XF402为相同的晶体谐振器；图2是实施例二中体现第一电容C1和第二电容C2位置的结构图。具体实施方式下面结合附图详细说明本技术的具体实施方式。实施例一：参考图1，一种具有频率补偿自动调节功能的晶体滤波器电路，包括第一晶体滤波器XF401、第二晶体滤波器XF402和现场可编程门阵列FPGA，第一晶体滤波器XF401和第二晶体滤波器XF402级联，两级晶体滤波器相同，现场可编程门阵列FPGA的输出端通过第一数模转换器D/A和第一驱动电路与第一晶体滤波器XF401连接，第二晶体滤波器XF402通过高速模数转换器A/D与现场可编程门阵列FPGA的输入端相连。第一晶体滤波器XF401和第二晶体滤波器XF402的级间并联有谐振电路，所述谐振回路包括并联的第二电感L402和第二变容二极管CVD402，谐振回路的作用即对晶体滤波器进行频率特性补偿。第一晶体滤波器XF401的输入端串联有第一电感L401且并联有第一变容二极管CVD401，第二晶体滤波器XF402的输出端串联有第三电感L403且并联有第三变容二极管CVD403，第一变容二极管CVD401、第二变容二极管CVD402和第三变容二极管CVD403的正极均接地，第一电感L401和第三电感L403为相同规格的电感。现场可编程门阵列FPGA的输出端通过第二锁存器、第二数模转换器D/A和第二驱动电路与第一变容二极管CVD401的负极连接，现场可编程门阵列FPGA的输出端通过第三锁存器、第三数模转换器D/A和第三驱动电路与第二变容二极管CVD402的负极连接，现场可编程门阵列FPGA的输出端通过第四锁存器、第四数模转换器D/A和第四驱动电路与第三变容二极管CVD403的负极连接。第二驱动电路与第一变容二极管CVD401之间串联有第四电感L404，第三驱动电路与第二变容二极管CVD402之间串联有第五电感L405，第四驱动电路与第三变容二极管CVD403之间串联有第六电感L406。第四电感L404、第五电感L405和第六电感L406为相同规格电感，第四电感L404、第五电感L405和第六电感L406的作用是隔离交流信号。如图1所示，示例电路中第一晶体滤波器XF401和第二晶体滤波器XF402用了10.7MHz晶体，第一电感L401和第三电感L403选用6本文档来自技高网...

【技术保护点】
1.一种具有频率补偿自动调节功能的晶体滤波器电路，其特征在于，包括第一晶体滤波器XF401、第二晶体滤波器XF402和现场可编程门阵列FPGA，第一晶体滤波器XF401和第二晶体滤波器XF402级联，所述现场可编程门阵列FPGA的输出端通过第一数模转换器D/A和第一驱动电路与第一晶体滤波器XF401连接，第二晶体滤波器XF402通过高速模数转换器A/D与现场可编程门阵列FPGA的输入端相连；第一晶体滤波器XF401和第二晶体滤波器XF402的级间并联有谐振电路，所述谐振电路包括并联的第二电感L402和第二变容二极管CVD402；第一晶体滤波器XF401的输入端串联有第一电感L401且并联有第一变容二极管CVD401，第二晶体滤波器XF402的输出端串联有第三电感L403且并联有第三变容二极管CVD403，所述第一变容二极管CVD401、第二变容二极管CVD402和第三变容二极管CVD403的正极均接地；所述现场可编程门阵列FPGA的输出端通过第二锁存器、第二数模转换器D/A和第二驱动电路与第一变容二极管CVD401的负极连接，所述现场可编程门阵列FPGA的输出端通过第三锁存器、第三数模转换器D/A和第三驱动电路与第二变容二极管CVD402的负极连接，所述现场可编程门阵列FPGA的输出端通过第四锁存器、第四数模转换器D/A和第四驱动电路与第三变容二极管CVD403的负极连接。...

【技术特征摘要】
1.一种具有频率补偿自动调节功能的晶体滤波器电路，其特征在于，包括第一晶体滤波器XF401、第二晶体滤波器XF402和现场可编程门阵列FPGA，第一晶体滤波器XF401和第二晶体滤波器XF402级联，所述现场可编程门阵列FPGA的输出端通过第一数模转换器D/A和第一驱动电路与第一晶体滤波器XF401连接，第二晶体滤波器XF402通过高速模数转换器A/D与现场可编程门阵列FPGA的输入端相连；第一晶体滤波器XF401和第二晶体滤波器XF402的级间并联有谐振电路，所述谐振电路包括并联的第二电感L402和第二变容二极管CVD402；第一晶体滤波器XF401的输入端串联有第一电感L401且并联有第一变容二极管CVD401，第二晶体滤波器XF402的输出端串联有第三电感L403且并联有第三变容二极管CVD403，所述第一变容二极管CVD401、第二变容二极管CVD402和第三变容二极管CVD403的正极均接地；所述现场可编程门阵列FPGA的输出端通过第二锁存器、第二数模转换器D/A和第二驱动电路与第一变容二极管CVD401的负极连接，所述现场可编程门阵列FPGA的输出端通过第三锁存器、第三数模转换器D/A和第三驱动电路与第二变容二极管CVD402的负极连接，所述现场可编程门阵列FPGA的输出端通过第四锁存器、第四数模转换器D/A和第四驱动电路与第三变容二极管CVD403的负极连接。2.根据权利要求1所述的具有频率补偿自动调节功能的晶体滤波器...

【专利技术属性】
技术研发人员：汤滟，刘磊，顾斌，刘楠，
申请(专利权)人：南京信息职业技术学院，
类型：新型
国别省市：江苏,32