比较装置和包括该比较装置的CMOS图像传感器制造方法及图纸

比较装置和包括该比较装置的CMOS图像传感器。提供一种可以通过抵消条带噪声来使条带噪声的影响最小化的比较装置以及一种包括该比较装置的CMOS图像传感器。所述比较装置可以包括：比较电路，其被配置为将像素信号与斜坡信号彼此进行比较并输出比较信号；条带噪声调节电路，其联接至所述比较电路，以调节所述比较电路的电气特性；条带值生成电路，其联接至所述条带噪声调节电路，以向所述条带噪声调节电路提供基于设定代码值的条带值；以及条带噪声减小电路，其联接至所述条带噪声调节电路，并且被配置为通过调节所述比较电路的电气特性值来减小所述比较电路的条带噪声。

Comparison device and CMOS image sensor including the comparison device

【技术实现步骤摘要】
比较装置和包括该比较装置的CMOS图像传感器
在本专利文档中公开的技术和实现方式涉及模数转换装置和互补金属氧化物半导体(CMOS)图像传感器(CIS)。
技术介绍
在设计CMOS图像传感器(CIS)时，在运行速度和功耗之间存在折中。因此，当前的CMOS图像传感器技术采用列并行模数转换器(ADC)架构，以在提升运行速度的同时减小功耗。然而，具有列并行ADC架构的读出电路需要高度集成以匹配光感测像素的小尺寸，而这也正是主要使用具有简单结构的单斜(single-slope)ADC的原因。然而，在具有列并行架构的CMOS图像传感器中，相邻的模数转换器由于小的像素尺寸而不可能分开地足够远以防止干扰，因此在相邻的模数转换器之间可能产生耦合噪声。此外，相邻的模数转换器之间的干扰还会导致条带噪声(bandingnoise)。当多个列并行模数转换器将模拟像素信号转换为数字信号时，模数转换的完成时间可根据模拟像素信号的幅值而不同。结果，执行模数转换的模数转换器通过共同连接至列并行模数转换器的电流/电压偏置线而受到相邻的模数转换器的影响，导致不希望的模数转换值的变化。因为这种条带噪声在图像提取过程中会由于各种原因而出现，并降低图像品质，因此在电路设计中考虑各种调谐点以便使条带噪声最小化。然而，因为运行速度或功率的变化会导致整体系统的性能下降，所以很难通过简单地调整晶体管的尺寸或者电流的量来最小化条带噪声。
技术实现思路
本专利文档提供其中包括基准电压发生器的电路或装置以及它们在电子装置或系统中的应用。本专利文献还提供一种比较装置，该比较装置能够通过生成条带噪声偏移来抵消条带噪声。本专利文献还提供一种比较装置，该比较装置抵消由于条带噪声而引起的代码延迟。所述代码延迟可以通过利用产生与该代码延迟相反的另一代码延迟的电路来抵消。在一个实施方式中，一种装置可以包括：比较电路，所述比较电路被配置为将输入信号与斜坡信号进行比较，并输出比较信号；条带噪声调节电路，所述条带噪声调节电路联接至所述比较电路，以调节所述比较电路的电气特性；条带值生成电路，所述条带值生成电路联接至所述条带噪声调节电路，以向所述条带噪声调节电路提供基于设定代码值的条带值；以及条带噪声减小电路，所述条带噪声减小电路联接至所述条带噪声调节电路，并且被配置为基于所述比较电路的电气特性值的调节来减小所述比较电路的条带噪声。所述条带值生成电路可生成与所述设定代码值对应的条带噪声控制电压，并且将所述条带噪声控制电压施加至每列的所述条带噪声调节电路。所述条带值生成电路可包括：储存电路，所述储存电路被配置为存储所述设定代码值；电压生成电路，所述电压生成电路联接至所述储存电路以接收所述设定代码值；并且被配置为生成与从所述储存电路输出的所述设定代码值相对应的条带噪声控制电压；以及电压传输电路，所述电压传输电路联接至所述电压生成电路，并且被配置为将所述条带噪声控制电压传输至所述条带噪声调节电路。所述电压生成电路可包括：数模转换器(DAC)，所述数模转换器(DAC)被配置为生成与存储在所述储存电路中的所述设定代码值相对应的条带噪声控制电压。所述电压传输电路可包括：全局缓冲器，所述全局缓冲器被配置为将由所述电压生成电路生成的所述条带噪声控制电压传输至每列的所述条带噪声调节电路。所述条带值生成电路可进一步包括：电压稳定电路，所述电压稳定电路被配置为使由所述电压生成电路所生成的所述条带噪声控制电压稳定，并且将稳定的条带噪声控制电压施加至所述电压传输电路。该比较装置可进一步包括：列缓冲器，所述列缓冲器被设置在每列的所述条带值生成电路与所述条带噪声调节电路之间。所述条带噪声调节电路可基于所述条带噪声调节电路的电阻来调节所述比较电路的条带噪声，所述条带噪声调节电路的电阻基于所述条带值生成电路的所述条带噪声控制电压能调节。所述条带噪声调节电路可包括：多个晶体管，所述多个晶体管被设置在所述比较电路的负载晶体管的漏极端子和栅极端子之间，以经由所述多个晶体管的栅极端子接收所述条带值生成电路的条带噪声控制电压。所述条带噪声调节电路可包括：多个晶体管，所述多个晶体管的漏极端子电连接至所述比较电路的负载网络，其源极端子电连接至所述条带噪声减小电路，并且其栅极端子被构造为接收所述条带值生成电路的条带噪声控制电压。所述条带噪声调节电路可包括：第一晶体管，所述第一晶体管的漏极端子电连接至所述比较电路的第一负载晶体管的漏极端子，其源极端子电连接至所述条带噪声减小电路，并且其栅极端子被构造为接收所述条带值生成电路的条带噪声控制电压；以及第二晶体管，所述第二晶体管的漏极端子电连接至所述比较电路的第二负载晶体管的漏极端子，其源极端子电连接至所述条带噪声减小电路，并且其栅极端子被构造为接收所述条带值生成电路的条带噪声控制电压。所述条带噪声减小电路可包括：加和节点，所述加和节点将所述条带噪声调节电路电连接至所述比较电路的输入网络。所述条带噪声减小电路可包括：第一加和节点，所述第一加和节点将所述条带噪声调节电路的第一晶体管的源极端子电连接至所述比较电路的第一输入晶体管的漏极端子；以及第二加和节点，所述第二加和节点将所述条带噪声调节电路的第二晶体管的源极端子电连接至所述比较电路的第二输入晶体管的漏极端子。所述设定代码值可从外部图像信号处理器ISP接收。在一个实施方式中，一种具有比较装置的互补金属氧化物半导体(CMOS)图像传感器可包括：像素阵列，所述像素阵列包括布置成行和列以输出与入射光对应的像素信号的多个成像像素；行解码器，所述行解码器联接至所述像素阵列，以通过选择行线来选择和控制所述像素阵列中的所述多个成像像素；斜坡信号发生器，所述斜坡信号发生器被配置为生成斜坡信号；比较电路，所述比较电路被配置为将所述像素阵列的每个像素信号与所述斜坡信号发生器的所述斜坡信号进行比较；条带噪声调节电路，所述条带噪声调节电路联接至所述比较电路，以调节所述比较电路的电气特性值；条带值生成电路，所述条带值生成电路联接至所述条带噪声调节电路，以向所述条带噪声调节电路提供基于设定代码值而生成的条带值；条带噪声减小电路，所述条带噪声减小电路联接至所述条带噪声调节电路，并且被配置为通过调节所述比较电路的电气特性值来减小所述比较电路的条带噪声；计数电路，所述计数电路联接至所述比较电路，以根据所述比较电路的每个输出信号对时钟脉冲的数目进行计数；存储电路，所述存储电路联接至所述计数电路，以存储由所述计数电路提供的信息；控制电路，所述控制电路被配置为向所述行解码器、所述斜坡信号发生器、所述比较电路、所述计数电路和所述存储电路提供指令；以及列读出电路，所述列读出电路被配置为基于由所述控制电路提供的指令来输出所述存储电路的数据。所述条带值生成电路可包括：储存电路，所述储存电路被配置为存储所述设定代码值；电压生成电路，所述电压生成电路联接至所述储存电路以接收所述设定代码值，并且被配置为生成与从所述储存电路输出的所述设定代码值相对应的条带噪声控制电压；以及电压传输电路，所述电压传输电路联接至所述电压生成电路，并且被配置为将所述条带噪声控制电压传输至每列的所述条带噪声调节电路。所述条带值生成电路进一步可包括：电压稳定电路，所述电压稳定电路被配置为使由所述电压生成电路所生本文档来自技高网...

【技术保护点】
1.一种比较装置，该比较装置包括：比较电路，所述比较电路被配置为将输入信号与斜坡信号进行比较，并输出比较信号；条带噪声调节电路，所述条带噪声调节电路联接至所述比较电路，以调节所述比较电路的电气特性；条带值生成电路，所述条带值生成电路联接至所述条带噪声调节电路，以向所述条带噪声调节电路提供基于设定代码值的条带值；以及条带噪声减小电路，所述条带噪声减小电路联接至所述条带噪声调节电路，并且被配置为基于所述比较电路的电气特性值的调节来减小所述比较电路的条带噪声。

【技术特征摘要】
2018.04.30 KR 10-2018-00499401.一种比较装置，该比较装置包括：比较电路，所述比较电路被配置为将输入信号与斜坡信号进行比较，并输出比较信号；条带噪声调节电路，所述条带噪声调节电路联接至所述比较电路，以调节所述比较电路的电气特性；条带值生成电路，所述条带值生成电路联接至所述条带噪声调节电路，以向所述条带噪声调节电路提供基于设定代码值的条带值；以及条带噪声减小电路，所述条带噪声减小电路联接至所述条带噪声调节电路，并且被配置为基于所述比较电路的电气特性值的调节来减小所述比较电路的条带噪声。2.根据权利要求1所述的比较装置，其中，所述条带值生成电路生成与所述设定代码值对应的条带噪声控制电压，并且将所述条带噪声控制电压施加至每列的所述条带噪声调节电路。3.根据权利要求2所述的比较装置，其中，所述条带值生成电路包括：储存电路，所述储存电路被配置为存储所述设定代码值；电压生成电路，所述电压生成电路联接至所述储存电路以接收所述设定代码值；并且被配置为生成与从所述储存电路输出的所述设定代码值相对应的条带噪声控制电压；以及电压传输电路，所述电压传输电路联接至所述电压生成电路，并且被配置为将所述条带噪声控制电压传输至所述条带噪声调节电路。4.根据权利要求3所述的比较装置，其中，所述电压生成电路包括：数模转换器DAC，所述数模转换器DAC被配置为生成与存储在所述储存电路中的所述设定代码值相对应的条带噪声控制电压。5.根据权利要求3所述的比较装置，其中，所述电压传输电路包括：全局缓冲器，所述全局缓冲器被配置为将由所述电压生成电路生成的所述条带噪声控制电压传输至每列的所述条带噪声调节电路。6.根据权利要求3所述的比较装置，其中，所述条带值生成电路进一步包括：电压稳定电路，所述电压稳定电路被配置为使由所述电压生成电路所生成的所述条带噪声控制电压稳定，并且将稳定的条带噪声控制电压施加至所述电压传输电路。7.根据权利要求1所述的比较装置，该比较装置进一步包括：列缓冲器，所述列缓冲器被设置在每列的所述条带值生成电路与所述条带噪声调节电路之间。8.根据权利要求1所述的比较装置，其中，所述条带噪声调节电路基于所述条带噪声调节电路的电阻来调节所述比较电路的条带噪声，所述条带噪声调节电路的电阻基于所述条带值生成电路的所述条带噪声控制电压能调节。9.根据权利要求1所述的比较装置，其中，所述条带噪声调节电路包括：多个晶体管，所述多个晶体管被设置在所述比较电路的负载晶体管的漏极端子和栅极端子之间，以经由所述多个晶体管的栅极端子接收所述条带值生成电路的条带噪声控制电压。10.根据权利要求1所述的比较装置，其中，所述条带噪声调节电路包括：多个晶体管，所述多个晶体管的漏极端子电连接至所述比较电路的负载网络，其源极端子电连接至所述条带噪声减小电路，并且其栅极端子被构造为接收所述条带值生成电路的条带噪声控制电压。11.根据权利要求1所述的比较装置，其中，所述条带噪声调节电路包括：第一晶体管，所述第一晶体管的漏极端子电连接至所述比较电路的第一负载晶体管的漏极端子，其源极端子电连接至所述条带噪声减小电路，并且其栅极端子被构造为接收所述条带值生成电路的条带噪声控制电压；以及第二晶体管，所述第二晶体管的漏极端子电连接至所述比较电路的第二负载晶体管的漏极端子，其源极端子电连接至所述条带噪声减小电路，并且其栅极端子被构造为接收所述条带值生成电路的条带噪声控制电压。12.根...

【专利技术属性】
技术研发人员：金贤俊，金兑勋，朴炫默，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR