测试装置及折叠探针卡测试系统制造方法及图纸

本发明专利技术公开一种测试装置，具有第一输出/输入、第二输出/输入、第一比较器、第二比较器、数据组合模块、第一数据输出电路及第二数据输出电路。第一比较器及第二比较器分别接收第一测试数据及第二测试数据。电性连接至第一比较器及第二比较器的数据组合模块接收第一比较器的经比较的第一测试数据和第二比较器的经比较的第二测试数据，且进一步接收指令码。第一数据输出电路和第二数据输出电路分别连接到第一输出/输入及第二输出/输入，且进一步电性连接至数据组合模块。

Test device and folding probe card test system

【技术实现步骤摘要】
测试装置及折叠探针卡测试系统
本专利技术关于测试装置以及使用所述测试装置的折叠探针卡测试系统，特别是一种具有弹性以用于具有一个及多个输入/输出的多个不同探针卡的测试装置。
技术介绍
当在晶圆上测试集成电路(IC)时，会尽可能地平行测试多个装置，以符合成本效益并减少每个晶圆的测试时间。测试系统控制器已经发展到增加通道数量，从而增加可以平行测试的装置数量。然而，具有增加的测试信道的测试系统控制器对于测试系统来说是一个重要的成本因素，具有用于容纳多个平行测试信道的复杂布线的探针卡也是如此。因此，希望提供一种总体的探针卡结构，其允许增加测试平行性而不需要增加的测试系统控制器信道并且不增加探针卡布线复杂度。参照图1，图1为现有测试系统中的现有测试装置的方块图。现有测试装置1包括多个比较器111、112及多个数据输出电路121、122，其中每一个比较器111、112以一对一的方式电性连接于对应的一个数据输出电路121、122。每一个比较器111、112接收对应的一个测试数据DG_1、DG_2。每一个比较器111、112比较所接收的测试数据DG_1、DG_2及输出经比较的测试数据至对应的一个数据输出电路121、122。然后，数据输出电路121、122于其输出端DQ1、DQ2各自输出经比较的测试数据。现有测试装置1采用多个输入/输出配置(即，2个输入/输出配置)，但如此可能增加探针卡的布线复杂度。参照图2，图2为现有测试系统中的另一个现有测试装置的方块图。现有测试装置2包括多个比较器211、212、数据组合器22及数据输出电路23，其中比较器211、212电性连接至数据组合器22，且数据组合器22电性连接至数据输出电路23。每一个比较器211、212接收对应的一个测试数据DG_1、DG_2。每一个比较器211、212比较所接收的测试数据DG_1、DG_2及将经比较的测试数据输出至数据组合器22。数据组合器22进一步接收指令码CY[1:0]，并且根据指令码CY[1:0]将比较器211的经比较的测试数据、比较器212的经比较的测试数据或比较器211、212的经比较的测试数据的组合输出至数据输出电路23。举例来说，当指令码CY[1:0]为「00」时，数据输出电路23于其输出端DQ1输出比较器211、212的经比较的测试数据的组合。当指令码CY[1:0]为「10」时，数据输出电路23于其输出端DQ1输出比较器211的经比较的测试数据。当指令码CY[1:0]为「01」时，数据输出电路23于其输出端DQ1输出比较器212的经比较的测试数据。现有测试装置2采用单一输入/输出配置(即，1个输入/输出配置)，如此可能导致需要测试控制器且不适用于具有多个输入/输出的探针卡。
技术实现思路
本专利技术其中一个目的在于提供一种测试装置，且此测试装置可同时适用于具有一个及多个输入/输出的两个测试系统(即，具有弹性以用于一个及多个输入/输出的多个探针卡)。本专利技术另外一个目的提供一种折叠探针卡测试系统，且此折叠探针卡测试系统能够使用用于一般测试模式的测试装置。至少为了达到上述目的，本专利技术提供一种测试装置，包括；第一输入/输出(IO,input-output)和第二输入/输出；第一比较器，接收第一测试数据；第二比较器，接收第二测试数据；数据组合模块，电性连接至第一比较器和第二比较器，接收第一比较器的经比较的第一测试数据和第二比较器的经比较的第二测试数据，并进一步接收指令码；第一数据输出电路，电性连接至第一输入/输出和数据组合模块；第二数据输出电路，电性连接至第二输出/输入和数据组合模块，其中根据指令码，数据组合模块通过第一数据输出电路和第二数据输出电路将经比较的第一测试数据和经比较的第二测试数据分别输出至第一输出/输入和第二输出/输入；或者，根据指令码，数据组合模块通过第一数据输出电路和第二数据输出电路将经比较的第二测试数据和经比较的第一测试数据分别输出至第一输出/输入和第二输出/输入。于本专利技术的一个实施例中，根据指令码，数据组合模块通过第一数据输出电路和第二数据输出电路将经比较的第一测试数据及经比较的第二测试数据的组合输出至第一输出/输入和第二输出/输入。于本专利技术的一个实施例中，数据组合模块包括一第一数据组合器和一第二数据组合器，第一比较器和第二比较器电性连接至所有的第一数据组合器和第二数据组合器，且第一数据组合器和第二数据组合器分别连接至第一数据输出电路和第二数据输出电路，其中指令码被施加于第一数据组合器和第二数据组合器。于本专利技术的一个实施例中，测试装置还包括：第三输出/输入和第四输出/输入；第三数据输出电路和第四数据输出电路，分别电性连接至第三输出/输入及第四输出/输入，且进一步电性连接数据组合模块；其中根据指令码，数据组合模块通过第一数据输出电路和第三数据输出电路将第一比较器的经比较的第一测试数据输出至该第一输出/输入和该第三输出/输入，以及数据组合模块通过第二数据输出电路和第四数据输出电路将第二比较器的经比较的第二测试数据输出至第二输出/输入和第四输出/输入；或者，根据指令码，数据组合模块通过第二数据输出电路和第四数据输出电路将第一比较器的经比较的第一测试数据输出至第二输出/输入和第四输出/输入，以及数据组合模块通过第一数据输出电路和第三数据输出电路将第二比较器的经比较的第二测试数据输出至第一输出/输入和第三输出/输入；或者，根据指令码，数据组合模块通过第一至第四数据输出电路将经比较的第一测试数据及经比较的第二测试数据的组合输出至第一至第四输出/输入。于本专利技术的一个实施例中，测试装置还包括第三输出/输入和第四输出/输入；第三至第八比较器，分别接收第三至第八测试数据；以及第三至第四数据输出电路，分别电性连接至第三输出/输入和第四输出/输入，且进一步电性连接数据组合模块；其中根据指令码，数据组合模块通过第一至第四数据输出电路将第一至第八比较器的经比较的第一至第八测试数据其中四者输出至第一至第四输出/输入。于本专利技术的一个实施例中，数据组合模块包括第一至第四数据组合器，第一至第八比较器电性连接至所有的第一至第四数据组合器，且第一至第四数据组合器分别连接第一至第四数据输出电路，其中指令码被施加于第一至第四数据组合器。至少为了达到上述目的，本专利技术提供一种测试装置，包括：第一至第四输出/输入；第一比较器，从芯片晶粒(chipdie)接收第i测试数据；第二比较器，从芯片晶粒接收第i+1测试数据；数据组合模块，电性连接至第一比较器和第二比较器、接收第一比较器的经比较的第i测试数据和第二比较器的经比较的第i+1测试数据、及进一步接收指令码；第一至第四数据输出电路，电性连接至该数据组合模块，且分别电性连接至该第一至第四输出/输入；其中根据指令码，数据组合模块通过第一数据输出电路和第三数据输出电路将经比较的第i测试数据输出至第一输出/输入和第三输出/输入，以及数据组合模块通过第二数据输出电路和第四数据输出电路将经比较的第i+1测试数据输出至该第二输出/输入和该第四输出/输入；或者，根据指令码，数据组合模块通过第一数据输出电路和第三数据输出电路将经比较的第i+1测试数据输出至第一输出/输入和第三输出/输入，以及数据组合模块通过第二数据输出电路和第四数据输出电路将本文档来自技高网...

【技术保护点】
1.一种测试装置，包括：一第一输出/输入和一第二输出/输入；一第一比较器，接收一第一测试数据；一第二比较器，接收一第二测试数据；一数据组合模块，电性连接至该第一比较器和该第二比较器，接收该第一比较器的一经比较的第一测试数据和该第二比较器的一经比较的第二测试数据，及进一步接收一指令码；一第一数据输出电路，电性连接至该第一输出/输入和该数据组合模块；以及一第二数据输出电路，电性连接至该第二输出/输入和该数据组合模块；其中根据该指令码，该数据组合模块通过该第一数据输出电路和该第二数据输出电路将该经比较的第一测试数据和该经比较的第二测试数据分别输出至该第一输出/输入和该第二输出/输入；或者，根据该指令码，该数据组合模块通过该第二数据输出电路和该第一数据输出电路将该经比较的第一测试数据和该经比较的第二测试数据分别输出至该第二输出/输入和该第一输出/输入。

【技术特征摘要】
1.一种测试装置，包括：一第一输出/输入和一第二输出/输入；一第一比较器，接收一第一测试数据；一第二比较器，接收一第二测试数据；一数据组合模块，电性连接至该第一比较器和该第二比较器，接收该第一比较器的一经比较的第一测试数据和该第二比较器的一经比较的第二测试数据，及进一步接收一指令码；一第一数据输出电路，电性连接至该第一输出/输入和该数据组合模块；以及一第二数据输出电路，电性连接至该第二输出/输入和该数据组合模块；其中根据该指令码，该数据组合模块通过该第一数据输出电路和该第二数据输出电路将该经比较的第一测试数据和该经比较的第二测试数据分别输出至该第一输出/输入和该第二输出/输入；或者，根据该指令码，该数据组合模块通过该第二数据输出电路和该第一数据输出电路将该经比较的第一测试数据和该经比较的第二测试数据分别输出至该第二输出/输入和该第一输出/输入。2.如权利要求1所述的测试装置，其中根据该指令码，该数据组合模块通过该第一数据输出电路和该第二数据输出电路将该经比较的第一测试数据及该经比较的第二测试数据的组合输出至该第一输出/输入和该第二输出/输入。3.如权利要求1所述的测试装置，其中该数据组合模块包括一第一数据组合器及一第二数据组合器，该第一比较器和该第二比较器电性连接至所有的该第一数据组合器和该第二数据组合器，且该第一数据组合器和该第二数据组合器分别连接至该第一数据输出电路和该第二数据输出电路，其中该指令码被施加于该第一数据组合器和该第二数据组合器。4.如权利要求1所述的测试装置，还包括：一第三输出/输入及一第四输出/输入；以及一第三数据输出电路及一第四数据输出电路，分别电性连接至该第三输出/输入及该第四输出/输入，且进一步电性连接该数据组合模块；其中根据该指令码，该数据组合模块通过该第一数据输出电路和该第三数据输出电路将该第一比较器的该经比较的第一测试数据输出至该第一输出/输入和该第三输出/输入，以及该数据组合模块通过该第二数据输出电路和该第四数据输出电路将该第二比较器的该经比较的第二测试数据输出至该第二输出/输入和该第四输出/输入；或者，根据该指令码，该数据组合模块通过该第二数据输出电路和该第四数据输出电路将该第一比较器的该经比较的第一测试数据输出至该第二输出/输入和该第四输出/输入，以及该数据组合模块通过该第一数据输出电路和该第三数据输出电路将该第二比较器的该经比较的第二测试数据输出至该第一输出/输入和该第三输出/输入；或者，根据该指令码，该数据组合模块通过该第一至第四数据输出电路将该经比较的第一测试数据及该经比较的第二测试数据的组合输出至该第一至第四输出/输入。5.如权利要求1所述的测试装置，还包括：一第三输出/输入和一第四输出/输入；一第三至第八比较器，分别接收第三至第八测试数据；以及一第三与第四数据输出电路，分别电性连接至该第三输出/输入和该第四输出/输入，且进一步电性连接该数据组合模块；其中根据该指令码，该数据组合模块通过该第一至第四数据输出电路将第一至第八比较器的该经比较的第一至第八测试数据其中四者输出至该第一至第四输出/输入。6.如权利要求5所述的测试装置，其中该数据组合模块包括第一至...

【专利技术属性】
技术研发人员：周敏忠，
申请(专利权)人：晶豪科技股份有限公司，
类型：发明
国别省市：中国台湾,71