栅极驱动电路制造技术

一种栅极驱动电路包括：多个栅极驱动单元，其包括：上拉控制单元，其连接第一及二节点、第一时钟信号、扫描信号输出端、本级级传信号输出端及前级级传信号输出端；下拉维持单元，其连接第一及二节点、本级反馈信号输出端、下一级反馈信号输出端、扫描信号输出端、本级级传信号输出端、第一直流高电压及第一及二直流低电压；上拉单元，其连接第一节点、第二时钟信号及扫描信号输出端；下传单元，其连接第一节点、第二时钟信号、第二直流高电压、本级反馈信号输出端及本级级传信号输出端；下拉单元，其连接第一及二节点、扫描信号输出端、下一级级传信号输出端及第一及二直流低电压；自举电容，其一端连接第一节点，且其另一端连接扫描信号输出端。

【技术实现步骤摘要】
栅极驱动电路
本专利技术涉及显示
，尤其涉及一种用于显示面板的栅极驱动电路。
技术介绍
阵列基板上栅极驱动(gatedriveronarray，GOA)技术即阵列基板行驱动技术，系将栅极扫描驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式。在传统的栅极驱动电路中，节点QB乃使输出信号维持低电平的晶体管的栅极点。在一帧画面显示期间，节点QB几乎保持高电位，如此使得节点QB控制的晶体管一直处于开态。当晶体管在长时间工作后，尤其对于氧化铟镓锌(IndiumGalliumZincOxide，IGZO)晶体管，其阈值电压(thresholdvoltage)容易发生漂移，导致栅极驱动电路失效。因此，有必要提供一种栅极驱动电路，以解决上述问题。
技术实现思路
本专利技术的目的在于提供一种栅极驱动电路，可以避免晶体管的阈值电压漂移,确保栅极驱动电路正常运作。为实现上述目的，本专利技术提供一种栅极驱动电路，其特征在于,包括多个级联的栅极驱动单元，其中所述栅极驱动单元包括:上拉控制单元，所述上拉控制单元连接第一节点、第二节点、第一时钟信号、扫描信号输出端、本级级传信号输出端及前级级传信号输本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，其特征在于,包括多个级联的栅极驱动单元，其中所述栅极驱动单元包括:上拉控制单元，所述上拉控制单元连接第一节点、第二节点、第一时钟信号、扫描信号输出端、本级级传信号输出端及前级级传信号输出端；下拉维持单元，所述下拉维持单元连接所述第一节点、所述第二节点、本级反馈信号输出端、下一级反馈信号输出端、所述扫描信号输出端、所述本级级传信号输出端、第一直流高电压、第一直流低电压及第二直流低电压；上拉单元，所述上拉单元连接所述第一节点、第二时钟信号及所述扫描信号输出端；下传单元，所述下传单元连接所述第一节点、第二时钟信号、第二直流高电压、所述本级反馈信号输出端及所述本级级传信号输出端；...

【技术特征摘要】
1.一种栅极驱动电路，其特征在于,包括多个级联的栅极驱动单元，其中所述栅极驱动单元包括:上拉控制单元，所述上拉控制单元连接第一节点、第二节点、第一时钟信号、扫描信号输出端、本级级传信号输出端及前级级传信号输出端；下拉维持单元，所述下拉维持单元连接所述第一节点、所述第二节点、本级反馈信号输出端、下一级反馈信号输出端、所述扫描信号输出端、所述本级级传信号输出端、第一直流高电压、第一直流低电压及第二直流低电压；上拉单元，所述上拉单元连接所述第一节点、第二时钟信号及所述扫描信号输出端；下传单元，所述下传单元连接所述第一节点、第二时钟信号、第二直流高电压、所述本级反馈信号输出端及所述本级级传信号输出端；下拉单元，所述下拉单元连接所述第一节点、所述第二节点、所述扫描信号输出端、下一级级传信号输出端、所述第一直流低电压及所述第二直流低电压；以及自举电容，其一端连接所述第一节点，且其另一端连接所述扫描信号输出端。2.如权利要求1所述的栅极驱动电路，其特征在于，所述第一时钟信号和所述第二时钟信号为具有相反波形的交流信号。3.如权利要求1所述的栅极驱动电路，其特征在于，所述上拉控制单元包括：第一晶体管，其栅极连接所述第一时钟信号，其源极连接所述前级级传信号输出端，其漏极连接所述第二节点；第二晶体管，其栅极连接所述第一时钟信号，其源极连接所述第二节点，其漏极连接所述第一节点；以及第三晶体管，其栅极连接所述本级级传信号输出端，其源极连接所述扫描信号输出端，其漏极连接所述第二节点。4.如权利要求3所述的栅极驱动电路，其特征在于，对于第一级的栅极驱动单元，所述第一晶体管的源极通过所述前级级传信号输出端接收触发信号。5.如权利要求1所述的栅极驱动电路，其特征在于，所述上拉单元包括第四晶体管，其栅极连接所述第一节点，其源极连接所述第二时钟信号，其漏极连接所述扫描信号输出端。6.如权利要求1所述的栅极驱动电路，其特...

【专利技术属性】
技术研发人员：薛炎，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44