一种基于并行流水线架构的数据链盲信号处理方法技术

本发明专利技术属于盲信号处理技术领域，涉及一种基于并行流水线架构的数据链盲信号处理方法。本发明专利技术主要利用DSP C6678芯片完成对数据链脉冲信号的并行处理实现。通过流水线的处理操作，实现三个核心的并行处理计算，提高了数据链信号的处理能力。通过实际调试，芯片中每个核心均能保证在50微秒内完成对数据链信号的盲处理，得到参数估计结果，从而保证了对连续的数据链脉冲信号处理的完整性与实时性。

A data link blind signal processing method based on parallel pipeline architecture

【技术实现步骤摘要】
一种基于并行流水线架构的数据链盲信号处理方法
本专利技术属于盲信号处理
，涉及一种基于并行流水线架构的数据链盲信号处理方法。
技术介绍
在实际的许多信号处理场合，信号处理所需的各种信息并不全部知道，这时的信号处理称为盲信号处理，在信号不能利用参考信号或理论模型的前提下估计出原始的信号。“盲”主要是说原始信号和传输信号的通道信息对于接收方来说事先并不知道，通过接收机等设备接收到的混合信号进行盲处理技术来估计出输入信号的信息。在非合作信号处理领域中，通过接收设备对发送方发送的未知跳频信号进行接收后，需要对混杂在噪声中的跳频信号进行盲检测，对检测到的未知信号进行参数估计，识别信号的调制方式，数据的波特率等重要参数信息，从而实现对发送方信号的截获。
技术实现思路
本专利技术主要提出了一种通过硬件实现高速信号盲处理的并行架构，通过利用DSP数字信号处理芯片，采用多核开发设计，将每个待处理的数据链信号划分为多个子任务，分配给多个内核；通过多个内核并行协同执行各子任务，提升任务的处理能力，对于待处理的信号为高速跳频跳时的数据链信号，脉冲周期为微秒量级，脉冲间具有频率捷变的特性，对于通侦系统而言，需要考虑数据链信号处理的实时性，保证对接收到的每一个脉冲完成数据链信号的处理，因此需要借助DSPC6678多核芯片完成并行处理的结构设计，通过采用并行处理的结构，在同一时刻，利用多个核心完成对接收到的不同脉冲进行并行处理，每个核心完成当前脉冲信号的部分盲处理算法，核心与核心间通过资源共享的方式对数据处理结果进行流水线式的传递给下一个核心继续进行处理，从而提高数据处理能力，达到了实时处理的要求本专利技术用来实现对高速数据链信号的盲处理，该数据链信号采用GMSK调制方式，DSP采用C6678芯片，使用三个核心实现并行计算结构的设计，计算方式采用流水线的形式进行处理，即每个核心只对当前接收到的脉冲数据完成一部分的处理，完成后交由下一个核心继续处理，当前核心则开始处理下一个脉冲数据。整个计算流程主要包含：采用Music算法测向、自适应波束成形、带宽粗估计以及脉冲起始时间、脉冲截止时间的精估计、信号调制方式的识别以及参数估计。参数估计包括对信号的频率、带宽、波特率、功率的估计。核心间的任务划分为：核心0完成Music算法测向、自适应波束成形部分，核心1完成带宽粗估计以及脉冲起始时间、脉冲截止时间的精估计部分，核心2完成信号调制方式的识别以及参数估计部分。具体步骤为：S1、Core0作为主核心，完成系统初始化，共享堆的分配用以消息的发送，其中消息包含必要的MessageQHeader，Core0完成Data1数据的Music算法以及自适应波束成形算法，成形后的脉冲信号存储与多核共享内存中，数据存储在Ping数组中，此时查询Core1核心中的标志位Flag0是否为1，若为0则处于循环等待状态，若为1则发送消息通知Core1完成后续的计算，此时Core0开始等待接收并处理下一批Data2数据，处理完成后的结果存放在Pong数组中；S2、Core1作为从核心，接收来自Core0发送过来的消息，开始对Data1数据的后续计算，计算所需要的数据从Ping数组中进行读取。Core1主要完成对成形后的数据进行带宽粗估计以及脉冲起始时间、脉冲截止时间的精估计并完成脉冲信号的截取，在处理前设置标志位Flag0为0，处理完成后的数据存储在Ping数组中，此时查询Core2核心中的标志位Flag1是否为1，若为0则处于循环等待状态，若为1则发送消息通知Core2完成后续的计算并设置标志位Flag0为1，此时Core1开始等待接收由Core0发送过来的消息，并开始处理下一批Data2数据，处理完成后的结果存放在Pong数组中；S3、Core2作为从核心，接收来自Core1发送过来的消息，开始对Data1数据的后续计算，计算所需要的数据从Ping数组中进行读取。Core2主要完成对截取后的数据进行调制方式的识别以及参数估计部分，参数估计包括对信号的频率、带宽、波特率、功率的估计，在处理前设置标志位Flag1为0，处理完成后最终的结果存储在Ping数组中并设置标志位Flag1为1，Ping数组包含对Data1数据的所有参数测量。处理完Data1的数据后便可以开始处理由Core1发送过来的Data2数据，结果存放在Pong数组中，对于后面的数据处理方法依此类推，从而实现了数据的流水线的并行处理结构。通过采用多核流水线并行处理计算的结构，通过表1看出，每个核心处理的时间均在50微秒以内，并且核心间的处理时间分布均匀，不会造成一个核心处于长时间的等待状态。其中Count数值表示处理的脉冲号。由此可知，本专利技术的流水线处理结构符合高速数据链信号的处理。附图说明图1是本专利技术中数据链信号的盲处理流程图；图2是本专利技术中数据链信号采用流水线方式的处理流程图；图3是本专利技术中DSP核心处理的时序图；图4是本专利技术中DSP核心间处理结构图；具体实施方式下面结合附图和实施例对本专利技术进行详细的描述设数据链信号采用GMSK调制，脉冲周期为50微秒，要求保证对每个脉冲完成参数估计的计算。DSP采用C6678芯片完成硬件实现。数据盲处理的整体流程图采用图1方式，在DSP硬件实现上，采用了流水线的并行方式进行处理，如图2所示。分布采用Ping、Pong、Ball数组来存储当前数据，每个核心处理完成后的结果存储在对应数组中，流向下一个核心继续处理。整体时序图采用图3方式，即当前核心处理完成后要等待它的下一个核心处理完成后才能进行数据发送，否则当前核心需要处于等待状态。本专利技术的结构图采用图4的方式来保证核心间的资源不会被抢占以及死锁现象。每个核心处理完成时需要查询对应的标志位，通过标志位来判断下一个核心是否处于空闲状态。如处于空闲状态，则可以通过发送消息通知下一个核心处理当前数据，若处于忙碌状态，则当前核心需要进行循环等待。每个核心对脉冲信号处理时间(单位为微秒)如表1所示：表1本文档来自技高网...

【技术保护点】
1.一种基于并行流水线架构的数据链盲信号处理方法，该方法基于DSP C6678多核芯片，设定数据链脉冲信号采用GMSK调制方式，脉冲周期为50微秒；DSP C6678芯片主频设定为1.25GHz，采用三个核心Core0、Core1、Core2完成并行计算；其特征在于，所述处理方法包括以下步骤：S1、Core0作为主核心，完成系统初始化，共享堆的分配用以消息的发送，其中消息包含必要的MessageQ Header，Core0完成第一批输入的Data1数据的Music算法以及自适应波束成形算法，成形后的脉冲信号存储与多核共享内存中，数据存储在Ping数组中，此时查询Core1核心中的标志位Flag0是否为1，若为0则处于循环等待状态，若为1则发送消息通知Core1完成后续的计算，此时Core0开始等待接收并处理下一批输入的Data2数据，处理完成后的结果存放在Pong数组中；S2、Core1作为从核心，接收来自Core0发送过来的消息，开始对Data1数据的后续计算，计算所需要的数据从Ping数组中进行读取；Core1主要完成对成形后的数据进行带宽粗估计以及脉冲起始时间、脉冲截止时间的精估计并完成脉冲信号的截取，在处理前设置标志位Flag0为0，处理完成后的数据存储在Ping数组中，此时查询Core2核心中的标志位Flag1是否为1，若为0则处于循环等待状态，若为1则发送消息通知Core2完成后续的计算并设置标志位Flag0为1，此时Core1开始等待接收由Core0发送过来的消息，并开始处理下一批Data2数据，处理完成后的结果存放在Pong数组中；S3、Core2作为从核心，接收来自Core1发送过来的消息，开始对Data1数据的后续计算，计算所需要的数据从Ping数组中进行读取；Core2主要完成对截取后的数据进行调制方式的识别以及参数估计部分，参数估计包括对信号的频率、带宽、波特率、功率的估计，在处理前设置标志位Flag1为0，处理完成后最终的结果存储在Ping数组中并设置标志位Flag1为1，Ping数组包含对Data1数据的所有参数测量；处理完Data1的数据后便可以开始处理由Core1发送过来的Data2数据，结果存放在Pong数组中，对于后面的数据处理方法依此类推，从而实现了数据的流水线的并行处理。...

【技术特征摘要】
1.一种基于并行流水线架构的数据链盲信号处理方法，该方法基于DSPC6678多核芯片，设定数据链脉冲信号采用GMSK调制方式，脉冲周期为50微秒；DSPC6678芯片主频设定为1.25GHz，采用三个核心Core0、Core1、Core2完成并行计算；其特征在于，所述处理方法包括以下步骤：S1、Core0作为主核心，完成系统初始化，共享堆的分配用以消息的发送，其中消息包含必要的MessageQHeader，Core0完成第一批输入的Data1数据的Music算法以及自适应波束成形算法，成形后的脉冲信号存储与多核共享内存中，数据存储在Ping数组中，此时查询Core1核心中的标志位Flag0是否为1，若为0则处于循环等待状态，若为1则发送消息通知Core1完成后续的计算，此时Core0开始等待接收并处理下一批输入的Data2数据，处理完成后的结果存放在Pong数组中；S2、Core1作为从核心，接收来自Core0发送过来的消息，开始对Data1数据的后续计算，计算所需要的数据从Ping数组中进行读取；Core1主要完成对成形后的数据进行带宽粗估计以及脉冲起...

【专利技术属性】
技术研发人员：范曦丹，张花国，薛文丽，高岚，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51