ASIC阵列、数据处理板以及区块挖掘方法和设备技术

本发明专利技术涉及一种ASIC阵列，用于进行区块挖掘，该ASIC阵列的ASIC芯片封装有多个设置有片上网络的裸片，该片上网络包括M×N个计算节点，该计算节点的NoC地址为(m，n)，NoC地址相邻的计算节点相互连接，其中该片上网络采用二维折叠环形拓扑结构，使相邻NoC地址的计算节点之间具有相同的物理距离。本发明专利技术的ASIC阵列采用的二维折叠环形拓扑结构，片上网络中计算节点前向和后向路径交错，在不同的方向紧邻节点之间的链路具有相同的缓冲和延迟特征，可以极大的简化裸片的物理实现和片上网络转发策略。

【技术实现步骤摘要】
ASIC阵列、数据处理板以及区块挖掘方法和设备
本专利技术涉及区块链
，特别是涉及一种用于区块挖掘的方法和设备，以及采用区块挖掘的方法的ASIC阵列和数据处理板。
技术介绍
以太坊(Ethereum)是一个全新的开方的区块链平台，它允许任何人在平台中建立和使用通过区块链技术运行的去中心化应用。以太坊的核心是一个点对点(P2P)网络，以太坊区块链数据库是由众多连接到网络的节点来维护和更新的。图1是现有技术的以太坊区块挖掘示意图。如图1所示，交易费用由节点收集，用户(Miner)12就是以太坊网络10中收集、传播、确认和执行交易的节点。用户们将交易打包为区块，并互相竞争，以使他们的区块可以添加到下一个区块链上，这个过程称之为挖矿。矿池服务器11(Poolserver)在新的区块上将区块挖掘业务分包给矿池(Miningpool)里的用户，每一个挖矿工作的参数包括区块字头散列值、用户期望搜寻到的随机数值范围和难易度。和区块链网络一样，用户们通过解决复杂数学问题的任务以便成功地“挖”到区块，这被称为“工作量证明”。一个运算问题，如果在算法上解决，比验证解决方法需要更多数量级的资源，那么它就是工作量证明的极佳选择。为防止区块链网络中已经发生的专门硬件(例如特定用途集成电路)造成的中心化现象，以太坊选择了侧重于消耗更多内存的运算问题。如果问题需要内存和CPU，那么理想的硬件就是普通电脑。这就使以太坊的工作量证明具有抗特定用途集成电路的特性，和区块链这种由专门硬件控制区块挖掘的区块链相比，以太坊能够带来更加去中心化的安全分布。解决复杂数学问题的过程与区块挖掘设备的CPU性能零相关，与区块挖掘设备的内存大小及内存带宽正相关，这意味着那些通过共享内存的方式大规模部署的区块挖掘设备，在区块挖掘效率上并不能产生线性或者超线性(super-linear)的增长。专利申请“一种改进型环状拓扑结构及其应用方法”，国际公布号WO2015176243A9，提供了一种光电通信领域的改进型环状拓扑结构及其应用方法。所述改进型环状拓扑结构由m*n个以网格拓扑结构相连的路由节点构成，其中包括两个闭合环：第K行第1个路由节点与第K+1行第n个路由节点连接，第2行第n个路由节点与第m-1行第1个路由节点连接，以使得第2行至第m-1行中的所有路由节点形成第1闭合环，1＜K＜m-1；第J列第m个路由节点与第J+1列第1个路由节点连接，第2列第1个路由节点与第n-1列第m个路由节点连接，以使得第2列至第n-1列中的所有路由节点形成第2闭合环，1＜J＜n-1。采用以上技术手段，可以减少节点之间交互的平均通信传输路径，降低节点之间的传输延时。但上述专利技术并未考虑片上网络的节点之间链路的物理长度如果不相等的问题，链路的物理长度不相等将会导致片上网络内的信息传递可能在特定方向上需要额外的缓冲并引起不一致的延时，导致裸片的物理设计和片上网络的转发策略复杂度上升。
技术实现思路
为解决链路物理长度不相等使片上网络内信息传递延时不一致，进而导致裸片的物理设计和片上网络的转发策略复杂度上升的问题，本专利技术公开了一种ASIC阵列，使用该ASIC阵列的数据处理板，以及使用该数据处理板区块挖掘设备，和对应的区块挖掘方法。具体来说，本专利技术公开了一种ASIC阵列，用于进行区块挖掘，该ASIC阵列的ASIC芯片封装有多个设置有片上网络的裸片，该片上网络包括M×N个计算节点，该计算节点的NoC地址为(m，n)，NoC地址相邻的计算节点通过片上通道相互连接，该片上网络采用二维折叠环形拓扑结构，其中该二维折叠环形拓扑结构为该片上网络的第n行该计算节点的物理地址依次为(0，n)、(1，n)、……、(M-1，n)时，则第n行该计算节点对应的NoC地址依次为(0，n)、(M-1，n)、(2，n)、(M-2，n)、……、(n)，该片上网络的第m列该计算节点的物理地址依次为(m，0)、(m，1)、……、(m，N-1)时，则第m列该计算节点对应的NoC地址依次为(m，0)、(m，N-1)、(m，1)、(m，N-2)、……、(m，)，其中0≤m≤M-1，0≤n≤N-1，M≥2，N≥2，且M、N、m、n为整数。进一步的，该片上网络包括6×12个计算节点，该ASIC芯片包括2个裸片，该PCB电路板的一面设置4×4个该ASIC芯片，该PCB电路板的另一面设置4×4个该ASIC芯片。本专利技术还公开了一种区块挖掘方法，采用上述的ASIC阵列进行区块挖掘，其特征在于，包括：步骤1，获取用于对当前区块进行挖掘的随机数据集；步骤2，将该随机数据集划分为多个子集并分布存储于该ASIC阵列的该计算节点；步骤3，任意选取某一该计算节点所保存的子集中的某一随机数进行第一轮地址运算以获取目标地址，以该目标地址，根据该二维折叠环形拓扑结构寻找该目标地址的对应计算节点，并从该对应计算节点所保存的子集中的对应随机数作为下一轮地址运算的输入；以经过预设轮数的地址运算后获得的随机数为目标随机数；步骤4，对该目标随机数进行散列计算以获得目标值，若该目标值小于或等于难度阈值，则以该目标随机数为当前区块的区块随机数，以该目标值为当前区块的区块散列值；反之则丢弃该目标随机数，并重新执行步骤3；步骤5，将该区块随机数和该区块散列值写入该当前区块，并将该当前区块广播至区块链网络；步骤6，当验证者接收到广播的该当前区块时，验证该当前区块的合法性，并将验证合法的当前区块链入区块链。进一步的，该当前区块包括：当前区块头和当前区块体，其中该当前区块头包括前一区块的区块散列值、当前区块随机数、当前区块散列值和该难度阈值。本专利技术还公开了一种用于区块挖掘的数据处理板，包括上述的ASIC阵列，还包括：与该ASIC阵列连接的控制器单元，用于监视该ASIC阵列操作，向该ASIC阵列输入数据并输出该ASIC阵列获取的结果；温度管理单元，包括散热器和温度传感器，其中该温度传感器用于检测该数据处理板的温度并传送至该控制器单元和/或该散热器，或控制该电源的工作状态；该散热器用于为该数据处理板降温；引导单元，与该控制器单元连接，用于对该控制器单元的启动引导；调试单元，与该控制器单元连接，用于对该控制器单元进行调试并提供调试参数。进一步的，该控制器单元为现场可编程门阵列。本专利技术还公开了一种用于区块挖掘的设备，包括至少一个上述的数据处理板，还包括：网络通信模块，用于连接区块链网络以进行数据接收和发送；任务分配模块，用于将从该网络获取的数据分发给该数据处理板，并将该数据处理板得到的结果通过该网络通信模块发送至该网络。本专利技术的ASIC阵列采用的二维折叠环形拓扑结构，片上网络中计算节点前向和后向路径交错，在不同的方向紧邻节点之间的链路具有相同的缓冲和延迟特征，可以极大的简化裸片的物理实现和片上网络转发策略。附图说明图1是现有技术的以太坊区块挖掘示意图。图2是现有技术的以太坊区块结构示意图。图3是本专利技术的区块挖掘方法流程图。图4是本专利技术第一实施例的ASIC阵列结构示意图。图5是本专利技术第一实施例的片上网络二维环形拓扑结构示意图。图6是本专利技术第一实施例的计算节点之间的片上通道方向示意图。图7是本专利技术第一实施例的裸片之间的片间通道示意图。图8是本专利技术第一实施例的ASIC芯片之间的片间通道本文档来自技高网...

【技术保护点】
1.一种ASIC阵列，用于进行区块挖掘，其特征在于，该ASIC阵列的ASIC芯片封装有多个设置有片上网络的裸片，该片上网络包括M×N个计算节点，该计算节点的NoC地址为(m，n)，NoC地址相邻的计算节点通过片上通道相互连接，该片上网络采用二维折叠环形拓扑结构，其中该二维折叠环形拓扑结构为该片上网络的第n行该计算节点的物理地址依次为(0，n)、(1，n)、……、(M‑1，n)时，则第n行该计算节点对应的NoC地址依次为(0，n)、(M‑1，n)、(2，n)、(M‑2，n)、……、

【技术特征摘要】
2018.04.08 CN 20181030631761.一种ASIC阵列，用于进行区块挖掘，其特征在于，该ASIC阵列的ASIC芯片封装有多个设置有片上网络的裸片，该片上网络包括M×N个计算节点，该计算节点的NoC地址为(m，n)，NoC地址相邻的计算节点通过片上通道相互连接，该片上网络采用二维折叠环形拓扑结构，其中该二维折叠环形拓扑结构为该片上网络的第n行该计算节点的物理地址依次为(0，n)、(1，n)、……、(M-1，n)时，则第n行该计算节点对应的NoC地址依次为(0，n)、(M-1，n)、(2，n)、(M-2，n)、……、该片上网络的第m列该计算节点的物理地址依次为(m，0)、(m，1)、……、(m，N-1)时，则第m列该计算节点对应的NoC地址依次为(m，0)、(m，N-1)、(m，1)、(m，N-2)、……、其中0≤m≤M-1，0≤n≤N-1，M≥2，N≥2，且M、N、m、n为整数。2.如权利要求1所述的ASIC阵列，其特征在于，该片上网络包括6×12个计算节点。3.如权利要求1所述的ASIC阵列，其特征在于，该ASIC芯片包括2个裸片。4.如权利要求1所述的ASIC阵列，其特征在于，该PCB电路板的一面设置4×4个该ASIC芯片，该PCB电路板的另一面设置4×4个该ASIC芯片。5.一种区块挖掘方法，采用如权利要求1～4任一项所述的ASIC阵列进行区块挖掘，其特征在于，包括：步骤1，获取用于对当前区块进行挖掘的随机数据集；步骤2，将该随机数据集划分为多个子集并进行分布存储于该ASIC阵列的该计算节点；步骤3，任意选取某一该计算节点所保存的子集中的某一随机数进行第一轮地址运算以获取目标地址，以该目标地址，根据该二维折叠环形拓扑结构寻找该目标地址的对应计算节点，并从该对应计算节点所保存的子集中的对应随机数作为下一轮...

【专利技术属性】
技术研发人员：张楠赓，徐英韬，
申请(专利权)人：北京嘉楠捷思信息技术有限公司，
类型：发明
国别省市：北京,11