衰减器系统技术方案

本发明专利技术提供一种衰减器系统，包括：可变阻抗和控制电路，所述可变阻抗，配置为从多个阻抗状态中提供阻抗，所述可变阻抗包括：第一端；第二端；第一晶体管，包括耦合在所述第一端和所述第二端之间的第一沟道端子和第二沟道端子；和第二晶体管，包括耦合在所述第一端和所述第二端之间的第一沟道端子和第二沟道端子；和所述控制电路配置为至少部分地通过向所述第一晶体管的控制端子提供第一输出电压以使所述第一晶体管导通来控制所述可变阻抗为所述多个阻抗状态的第一阻抗状态；其中所述第一晶体管配置为在导通时以欠驱动模式操作。本发明专利技术可减小衰减器系统的总体尺寸并且可以增加衰减器的带宽。

Attenuator system

【技术实现步骤摘要】
衰减器系统
本专利技术涉及衰减器
，并且更具体地，涉及衰减器系统。
技术介绍
衰减器是配置为衰减输入信号的设备。衰减器可以实现为可变衰减器，其提供可变量的衰减。这些可变衰减器通常使用一个或多个可变阻抗来实现。可以使用并联耦合的电阻器数组形成可变阻抗。每个电阻器可以与晶体管串联耦合。电阻器数组中的每个晶体管的状态可以在导通(on)和关断(off)之间改变，以调节施加到输入信号的衰减量。
技术实现思路
本专利技术提供衰减器系统，可减小衰减器系统的总体尺寸并且可以增加衰减器的带宽。本专利技术提供一种衰减器系统，包括：可变阻抗和控制电路，所述可变阻抗，配置为从多个阻抗状态中提供阻抗，所述可变阻抗包括：第一端；第二端；第一晶体管，包括耦合在所述第一端和所述第二端之间的第一沟道端子和第二沟道端子；和第二晶体管，包括耦合在所述第一端和所述第二端之间的第一沟道端子和第二沟道端子；和所述控制电路配置为至少部分地通过向所述第一晶体管的控制端子提供第一输出电压以使所述第一晶体管导通来控制所述可变阻抗为所述多个阻抗状态的第一阻抗状态；其中所述第一晶体管配置为在导通时以欠驱动模式操作。本专利技术提供另一种衰减器系统，包括：可变阻抗和控制电路，所述可变阻抗配置为从多个阻抗状态中提供阻抗，所述可变阻抗包括：第一端；第二端；第一开关阻抗，耦合在所述第一端和所述第二端之间，所述第一开关阻抗包括第一晶体管；和第二开关阻抗，耦合在所述第一端和所述第二端之间，且与所述第一开关阻抗并联，所述第二开关阻抗包括第二晶体管；和所述控制电路配置为至少部分地通过向所述第一晶体管的控制端子提供第一输出电压以使所述第一晶体管导通来控制所述可变阻抗为所述多个阻抗状态的第一阻抗状态；其中，所述第一晶体管配置为当所述第一晶体管导通时，所述第一晶体管具有的沟道阻抗为所述第一开关阻抗的总阻抗的至少10％。本专利技术提供另一种衰减器系统，包括：配置为接收输入信号的输入端；配置为提供输出信号的输出端；耦合在所述输入端和所述输出端之间阻抗网络和控制电路，所述阻抗网络配置为至少部分地通过衰减所述输入信号来产生所述输出信号，所述阻抗网络包括：第一可变阻抗，包括至少一个晶体管，所述第一可变阻抗配置为具有第一可变阻抗拓扑；第二可变阻抗，包括至少一个晶体管，所述第二可变阻抗配置为具有第二可变阻抗拓扑；和所述控制电路，耦合到所述阻抗网络并且配置为控制所述第一可变阻抗和所述第二可变阻抗的阻抗。本专利技术实施例的衰减器采用可变阻抗，因此可减小衰减器系统的总体尺寸并且可以增加衰减器的带宽。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1示出了示例衰减器系统100。图2A示出了具有第一可变阻抗拓扑的示例性可变阻抗200。图2B示出示例性晶体管的操作模式的曲线图。图3示出了示例性可变阻抗300。图4示出了另一示例性可变阻抗400。图5示出了示例晶体管电路500。图6示出了可以用作衰减器系统100中的衰减器控制电路110的示例衰减器控制电路600。具体实施方式在说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”及“包括”为一开放式的用语，故应解释成“包含但不限定于”。“大体上”是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性连接于所述第二装置，或通过其它装置或连接手段间接地电性连接至所述第二装置。以下所述为实施本专利技术的较佳方式，目的在于说明本专利技术的精神而非用以限定本专利技术的保护范围，本专利技术的保护范围当视后附的权利要求所界定者为准。接下面的描述为本专利技术预期的最优实施例。这些描述用于阐述本专利技术的大致原则而不应用于限制本专利技术。本专利技术的保护范围应在参考本专利技术的权利要求的基础上进行认定。如上所述，传统衰减器采用电阻器数组，每个电阻器与晶体管串联耦合，以实现可变阻抗。专利技术人已经意识到，电阻器数组通常被设计成使得晶体管在晶体管导通时具有最小(如果有的话)电阻。例如，晶体管可以被设计为具有导通状态阻抗，其不超过开关电阻器的总阻抗的10％。为了最小化晶体管的导通状态阻抗，晶体管具有大的面积并被深度驱动(drivendeepinto)到饱和区域。由于这些大晶体管，衰减器中可变阻抗的尺寸很大。此外，由这些大晶体管引起的大电容(例如，在栅极和漏极之间或者在基极和集电极之间)通过限制高频操作来减小衰减器的可用带宽。因此，本公开的方面涉及衰减器系统，其可以采用具有比常规可变阻抗的晶体管小得多的晶体管的可变阻抗。结果，可以减小衰减器系统的总尺寸并且可以增加衰减器的带宽。例如，这里描述的衰减器系统可以采用比传统衰减器系统中采用的晶体管小15倍至45倍的晶体管。在一些实施例中，本文所述的衰减器系统在可变阻抗中的采用晶体管，以在晶体管导通时提供可变阻抗的总阻抗的重要部分(non-insignificant)。例如，当开关阻抗导通时，晶体管可以提供可变阻抗的总阻抗的至少10％。专利技术人已经认识并理解，包括在被驱动到饱和区的常规可变阻抗中的晶体管可以配置为具有大致上基于晶体管的沟道两端的电压变化的沟道阻抗(channelimpedance)，但是晶体管的沟道阻抗可能很小，以至于与传统可变阻抗的总阻抗相比，所述变化可以忽略不计。相反，这里描述的晶体管可以贡献可变阻抗的总阻抗的重要部分，使得晶体管的沟道阻抗的变化可能是实质性的。因此，在本文描述的衰减器系统的可变阻抗中采用的晶体管可以配置为在导通时以欠驱动模式(under-drivenmode)(例如，场效应晶体管的三极管模式或双极结晶体管的饱和模式)操作。其中器件控制端的电压高于晶体管(例如，n沟道器件，如nMOS或NPN晶体管)的每个沟道端子阈值电压电平，或低于的每个沟道端子(例如，p沟道器件，诸如pMOS或PNP晶体管)至少晶体管的阈值电压电平。应当理解，晶体管的阈值电压电平可取决于许多因素，例如器件的尺寸和用于制造器件的半导体材料。如本文所述，晶体管的阈值电压电平是晶体管的半导体结(semiconductorjunction)(例如，二极管结)正向偏置的电压电平。对于具有由不同尺寸和/或材料形成的多个半导体结的器件(例如，异质结双极晶体管)，多个不同的阈值电压可以对应于晶体管的每个半导体结。当配置为在欠驱动模式下操作时，可以通过提供给晶体管的控制端子的偏置电压和/或电流来设置晶体管的大致恒定的沟道阻抗。由于沟道阻抗大致上与沟道两端的电压无关，因此在欠驱动模式下沟道阻抗可以大致恒定。例如，配置成以三极管模式操作的nMOS场效应晶体管(n-MOSFET)可以具有耦合到比晶体管的每个漏极和源极端子更高的偏置电压的栅极端本文档来自技高网...

【技术保护点】
1.一种衰减器系统，其特征在于，包括：可变阻抗，配置为从多个阻抗状态中提供阻抗，所述可变阻抗包括：第一端；第二端；第一晶体管，包括耦合在所述第一端和所述第二端之间的第一沟道端子和第二沟道端子；和第二晶体管，包括耦合在所述第一端和所述第二端之间的第一沟道端子和第二沟道端子；和控制电路，配置为至少部分地通过向所述第一晶体管的控制端子提供第一输出电压以使所述第一晶体管导通来控制所述可变阻抗为所述多个阻抗状态的第一阻抗状态；其中所述第一晶体管配置为在导通时以欠驱动模式操作。

【技术特征摘要】
2018.04.03 US 62/651,783;2018.04.03 US 62/651,786;1.一种衰减器系统，其特征在于，包括：可变阻抗，配置为从多个阻抗状态中提供阻抗，所述可变阻抗包括：第一端；第二端；第一晶体管，包括耦合在所述第一端和所述第二端之间的第一沟道端子和第二沟道端子；和第二晶体管，包括耦合在所述第一端和所述第二端之间的第一沟道端子和第二沟道端子；和控制电路，配置为至少部分地通过向所述第一晶体管的控制端子提供第一输出电压以使所述第一晶体管导通来控制所述可变阻抗为所述多个阻抗状态的第一阻抗状态；其中所述第一晶体管配置为在导通时以欠驱动模式操作。2.据权利要求1所述的衰减器系统，其特征在于，当所述第一晶体管导通时，所述第一输出电压比所述第一沟道端子和所述第二沟道端子中任意一个的电压高至少所述第一晶体管的阈值电压电平；或者当所述第一晶体管导通时，所述第一输出电压比所述第一沟道端子和所述第二沟道端子中任意一个的电压低至少所述第一晶体管的阈值电压电平。3.根据权利要求2所述的衰减器系统，其特征在于，在所述欠驱动模式中，所述第一晶体管的沟道阻抗由所述第一输出电压设定，所述沟道阻抗相较于所述第一个晶体管的沟道电压的变化小于5％。4.根据权利要求3所述的衰减器系统，其特征在于，所述第一晶体管是场效应晶体管，其中所述欠驱动模式是三极管模式。5.根据权利要求4所述的衰减器系统，其特征在于，所述可变阻抗包括多个晶体管，所述多个晶体管包括所述第一晶体管和所述第二晶体管，其中所述多个晶体管的尺寸被设定使得当所述多个晶体管中的至少一些晶体管导通时所述多个晶体管的沟道阻抗构成所述可变阻抗的总阻抗的至少95％。6.根据权利要求5所述的衰减器系统，其特征在于，所述控制电路配置为至少部分地通过向所述第一晶体管的控制端子提供第二输出电压以使所述第一晶体管关断来控制所述可变阻抗为所述多个阻抗状态的第二阻抗状态。7.一种衰减器系统，其特征在于，包括：可变阻抗，配置为从多个阻抗状态中提供阻抗，所述可变阻抗包括：第一端；第二端；第一开关阻抗，耦合在所述第一端和所述第二端之间，所述第一开关阻抗包括第一晶体管；和第二开关阻抗，耦合在所述第一端和所述第二端之间，且与所述第一开关阻抗并联，所述第二开关阻抗包括第二晶体管；和控制电路，配置为至少部分地通过向所述第一晶体管的控制端子提供第一输出电压以使所述第一晶体管导通来控制所述可变阻抗为所述多个阻抗状态的第一阻抗状态；其中，所述第一晶体管配置为当所述第一晶体管导通时，所述第一晶体管具有的沟道阻抗为所述第一开关阻抗的总阻抗的至少10％。8.根据权利要求7所述的衰减器系统，其特征在于，所述控制电路还配置为将所述第一输出电压提供给所述第一晶体管的控制端子，使得所述第一晶体管以三极管模式操作。9.根据权利要求8所述的衰减器系统，其特征在于，所述控制电路还配置为：至少部分地通过向所述第一晶体管的控制端子提供第二输出电压来控制所述可变阻抗为所述多个阻抗状态的第二阻抗状态，所述第二输出电压使所述第一晶体管以截止模式操作；和至少部分地通过将所述第一输出电压提供给所述第二晶体管的控制端子来控制所述可变阻抗为所述多个阻抗状态的第三阻抗状态，所述第一输出电压使所述第二晶体管以三极管模式操作。10.根据权利要求7所述的衰减器系统，其特征在于，所述第一开关阻抗和所述第二开关阻抗配置为使得当所述第一输出电压被施加到所述第一晶体管和所述第二晶体管的控...

【专利技术属性】
技术研发人员：陈奕宏，塔梅尔穆罕默德阿里，艾哈迈德·奥斯曼·穆罕默德·穆罕默德·艾沙达，马赞·索利曼·舒基·索利曼，
申请(专利权)人：联发科技新加坡私人有限公司，
类型：发明
国别省市：新加坡,SG