一种对应细小芯片封装的RFID inlay设计方法技术

一种对应细小芯片封装的RFID inlay设计方法，属于RFID标签技术领域，方法科学合理，对边长0.2mm～0.36mm这个尺寸范围的小芯片仍可使用现有Bonding机(制程能力+/‑50um，3 Sigma)进行芯片与天线电极接点封装时仍保有高良率及高性能。突破了现行最小芯片必须大于0.4mm×0.36mm的限制，最小能对应到0.27×0.23mm或0.28×0.21mm的芯片，仍能找到适合的设计参数，使其Cp值仍能维持＞1.33，面积仅为现有最小芯片的41%。本发明专利技术的设计方式比既有的技术可获得较高的Cp值，有较高的制程裕度，由于芯片占RFID Label材料成本的70%，而芯片面积大小是芯片成本的主要因素，故芯片缩小可使整个RFID Label或Tag成本明显降低，可获得更强的利润空间。

【技术实现步骤摘要】
一种对应细小芯片封装的RFIDinlay设计方法
本专利技术属于RFID标签
，涉及一种RFIDinlay的产品设计方法，特别是涉及一种对应细小芯片封装的RFIDinlay设计方法。
技术介绍
现有的RFIDinlay主要是使用覆晶封装，现行RFID覆晶封装设备的速度虽然佷高，但制程能力在芯片与天线端子的对准能力只有±50μm，而现行蚀刻天线的线距制程能力最小也只有140μm左右。市场大量需求需要缩小芯片尺寸来降低成本又同时要提升灵敏度，却因设备能力限制了芯片尺寸缩小的空间，同时也限制了降低成本扩大市场的空间。如图1所示，第一种现有技术，芯片尺寸较大，边长约在0.5mm～1.2mm，芯片电极是小尺寸的4个凸起，大小约60×60um～100×100um，所以凸起间隙相对较大，配上较大的天线，间隙为0.16～0.2mm。芯片电极与天线电极在封装后的匹配如图2所示，这样的设计在大量生产时由制程能力±50um的主流键合机来封装，虽然芯片与天线接合面积较小，芯片与天线间接口电阻值较大而电阻值的一致性也较差，但对早期RFID标签灵敏度要求水平只在-10dB～-14dB，这样的接合面积及电阻本文档来自技高网...

【技术保护点】
1.一种对应细小芯片封装的RFID inlay设计方法，其特征在于：所述方法如下：(1)在较小尺寸的芯片上选择使用两个较大面积的长条形Bump或bonding PAD电极接点，bonding PAD的长边大于对应芯片边长的80%，w1＞0.8w2；(2)为了避免发生错位短路，芯片与天线bonding后，相对电极须对准，控制其偏差，不能与相邻电极短路，极限条件是bonding偏差后，芯片bump与天线侧的相邻电极间仍留有大于0.005mm的gap，不发生短路的限制条件为：S/2≥ d‑P/2 +0.005，所以 d≤(S+P)/2‑0.005；式中，S为芯片电极gap，即bonding PAD ...

【技术特征摘要】
1.一种对应细小芯片封装的RFIDinlay设计方法，其特征在于：所述方法如下：(1)在较小尺寸的芯片上选择使用两个较大面积的长条形Bump或bondingPAD电极接点，bondingPAD的长边大于对应芯片边长的80%，w1＞0.8w2；(2)为了避免发生错位短路，芯片与天线bonding后，相对电极须对准，控制其偏差，不能与相邻电极短路，极限条件是bonding偏差后，芯片bump与天线侧的相邻电极间仍留有大于0.005mm的gap，不发生短路的限制条件为：S/2≥d-P/2+0.005，所以d≤(S+P)/2-0.005；式中，S为芯片电极gap，即bondingPADgap；d为芯片对天线bonding对准误差；P为天线电极gap；(3)为了降低接口电阻，达到RFID标签≤-16dB灵敏度水平，以ACP导电胶覆晶bonding的芯片电极与天线电极叠合面积需≥0.01mm2，最小叠合面积限制条件为：W(L/2-d-P/2)≥0.01，所以d≤(L-P)/2-0.01/W；式中，W为芯片宽度；L为芯片长度；d为芯片对天线bonding对准...

【专利技术属性】
技术研发人员：李宗庭，
申请(专利权)人：永道射频技术股份有限公司，
类型：发明
国别省市：江苏,32