一种增加再分布层结合力的芯片封装方法及封装结构技术

本发明专利技术公开了一种增加再分布层结合力的芯片封装方法，通过对再分布层的表面进行烘烤处理，增大了再分布层表面的粗糙度，增强了再分布层在后续封装制程中的结合力，在信赖性试验中耐受性更强，满足了芯片的应力需求；另外，由于再分布层粗糙处理后满足了芯片的应力要求，可以省去现有技术中再分布层下的钝化层，相对简化了封装工艺流程、节约了生产成本。本发明专利技术还公开了采用该增加再分布层结合力的芯片封装方法形成的封装结构。本发明专利技术相对于现有技术，具有封装工艺简单、封装成本低和可靠性高的优点，封装后芯片在信赖性试验中耐受性更强，性能优异，适用于各类电子元器件产品。

A packaging method and structure for increasing the bonding force of redistributive layer

【技术实现步骤摘要】
一种增加再分布层结合力的芯片封装方法及封装结构
本专利技术涉及半导体的制造
，尤其涉及一种增加再分布层结合力的芯片封装方法及封装结构。
技术介绍
芯片封装的主要功能包括：为半导体芯片提供机械支撑和环境保护，提供芯片稳定可靠的工作环境；提供半导体芯片与外部系统的电器连接，包括电源与信号；提供信号的输入和输出通路；提供热能通路，保证芯片正常散热。芯片封装直接影响着集成电路和器件的电、热、光和机械性能，还影响着其可靠性和制造成本。随着半导体变得越来越复杂，小尺寸、轻薄化、高引脚、高速度以及低成本为封装技术发展的主要驱动因素。传统的封装技术，例如引线框封装，柔性封装，刚性封装技术，不能满足这些需求，晶圆级芯片封装技术应运而生。晶圆级芯片封装技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片尺寸封装技术改变传统封装的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装本文档来自技高网...

【技术保护点】
1.一种增加再分布层结合力的芯片封装方法，其特征在于，包括以下步骤：提供表面具有第一钝化层(3)的晶圆(1)，所述晶圆(1)上设有焊垫(2)，所述第一钝化层(3)上开设有供所述焊垫(2)露出的第一开口；在所述第一开口内形成第一金属层(4)；在所述第一金属层(4)及所述第一钝化层(3)上形成再分布层(5)，并对所述再分布层(5)的表面进行烘烤，以使所述再分布层(5)的表面粗糙化；在所述再分布层(5)的表面形成第二钝化层(6)，所述第二钝化层(6)上形成第二开口，所述第二开口暴露出需要导通部分；在所述第二开口内形成第二金属层(7)；在所述第二金属层(7)上形成与所述焊垫(2)电接触的凸点(9)。

【技术特征摘要】
1.一种增加再分布层结合力的芯片封装方法，其特征在于，包括以下步骤：提供表面具有第一钝化层(3)的晶圆(1)，所述晶圆(1)上设有焊垫(2)，所述第一钝化层(3)上开设有供所述焊垫(2)露出的第一开口；在所述第一开口内形成第一金属层(4)；在所述第一金属层(4)及所述第一钝化层(3)上形成再分布层(5)，并对所述再分布层(5)的表面进行烘烤，以使所述再分布层(5)的表面粗糙化；在所述再分布层(5)的表面形成第二钝化层(6)，所述第二钝化层(6)上形成第二开口，所述第二开口暴露出需要导通部分；在所述第二开口内形成第二金属层(7)；在所述第二金属层(7)上形成与所述焊垫(2)电接触的凸点(9)。2.根据权利要求1所述的增加再分布层结合力的芯片封装方法，其特征在于，烘烤温度为100～200℃，烘烤时间10～30min。3.根据权利要求1所述的增加再分布层结合力的芯片封装方法，其特征在于，所述再分布层(5)通过电化学沉积方法形成，所述第一金属层(4)通过电化学沉积或者溅射的方式形成，所述第二金属层(7)通过电化学沉积或者溅射的方式形成。4.根据权利要求1所述的增加再分布层结合力的芯片封装方法，其特征在于，所述第二钝化层(6)通过涂覆方式形成；所述第二开口通过激光刻蚀或湿法腐蚀的方式形成。5.根据权利要求1所述的增加再分布层结合力的芯片封装方法，其特征在于，所述凸点(9)通过沉积或植球方式形成；所述凸点(9)的成分为单一金属或金属合金。6.根据权利要求1所述的增加再分布...

【专利技术属性】
技术研发人员：彭祎，方梁洪，罗立辉，钟志明，任超，李春阳，
申请(专利权)人：宁波芯健半导体有限公司，
类型：发明
国别省市：浙江,33