具有嵌入式NVRAM以支持处理器监测软件的处理器制造技术

描述了一种方法。该方法包括监测处理器的可靠性、功耗以及性能，并且将处理器的可靠性数据、功耗数据以及性能数据写入嵌入式非易失性随机存取存储器中，该嵌入式非易失性随机存取存储器被集成在处理器的半导体芯片中。

Processors with embedded NVRAM to support processor monitoring software

【技术实现步骤摘要】
具有嵌入式NVRAM以支持处理器监测软件的处理器
本专利技术的领域总体上涉及计算科学，并且更具体地，涉及具有嵌入式非易失性随机存取存储器以支持处理器监测软件的处理器。
技术介绍
现代处理器通常执行被设计为对处理器的预测故障时间(可靠性)、功耗和运行时性能中的一个或多个进行监测的低级别软件。例如，这种低级别软件可以执行确定处理器的故障率和/或预期处理器寿命的可靠性方程。类似地，低级别软件还可以根据处理器的(多个)施加电源电压、(多个)电流消耗和/或(多个)温度来确定处理器的功耗。在运行时性能的情况下，处理器典型地生成大量统计数据和/或其他信息以“报告”其运行时性能的特性(例如，错误日志、每单位时间执行的指令、每单位时间存储器访问等)。问题在于，可靠性软件程序、功耗软件程序和运行时性能软件程序中的每一个可能以某种方式依赖于非易失性存储器或存储装置。例如，在可靠性和功耗计算的情况下，可以基于在处理器制造期间在处理器上进行的参数测量，针对处理器唯一地确定在可靠性方程和/或功耗方程中出现的特定系数的值。然后，处理器将附带这些系数，并且这些系数嵌入在处理器集成在其中的计算机的基本输入/输出系统(BIOS)非易失性存储器中。在运行时期间，从BIOS调用这些系数，使得可以正确执行可靠性方程和功耗方程。此外，可靠性统计算法、功耗统计算法以及性能统计算法中的任一个可以将其结果存储在非易失性存储器中以便保存数据(确保在断电事件的情况下数据不会丢失)。这里，对与处理器半导体芯片(例如，BIOS闪速存储器芯片或非易失性大容量存储设备(例如，硬盘驱动器、固态驱动器(SSD)等))物理分离的非易失性存储器的依赖性对应于实现的低效率和增加的故障风险。例如，如果处理器经常需要访问非易失性存储器中的系数，则处理器可能花费大量时间等待接收来自物理分离的非易失性存储器的系数。另外，报告可靠性统计数据、功耗统计数据或性能统计数据中的任一个可能在系统内引入流量拥塞，因为需要将大量信息从处理器或系统存储器物理地传输到非易失性存储器。此外，如果在可以将信息写入非易失性存储器之前在传送期间发生断电，则信息将丢失。在该事件的情况下，必须进行保守的可靠性假设，这意味着该设备将采取可能比现实更悲观的可靠性假设。然后，允许的最大性能会作为响应而不利地降低。附图说明通过以下具体实施方式，结合附图，可以获得对本专利技术的更好理解，其中：图1示出了具有嵌入式NVRAM的处理器；图2示出了使用嵌入式NVRAM的可靠性监测系统；图3示出了使用嵌入式NVRAM的功耗监测系统；图4示出了使用嵌入式NVRAM的性能监测系统；图5示出了用于执行的方法；图6示出了可以在处理器半导体芯片上利用嵌入式NVRAM执行各种监测任务的计算系统。具体实施方式图1示出了一种改进的方法，其中处理器半导体芯片100被设计为包括用于存储由在处理器100上执行的任何低级别可靠性、功耗或性能监测软件程序使用的信息的嵌入式非易失性存储器101(例如，嵌入式非易失性随机存取存储器(eNVRAM))的区域。这里，如本领域中已知的，现代处理器半导体芯片典型地包括完整计算系统的其他组件。例如，如图1中可见的，处理器半导体芯片100典型地包括多个中央处理单元(CPU)处理核心102_1至102_N(其执行软件程序代码指令)、主存储器控制器103(用于与计算机系统的主存储器相接合)、外围控制中心104(用于与计算系统的外围设备(例如，显示器、键盘、打印机、非易失性大容量存储装置、网络接口(例如，以太网接口和/或无线网络接口)等)相接合)，并且可能包括用于从CPU核心卸载专门计算和/或数字密集计算)的专用处理器(图1中未描绘)(例如，图形处理单元(GPU)和/或数字信号处理器(DSP))。重要的是，如上面提及的，图1的改进的处理器半导体芯片100包括嵌入式非易失性随机存取存储器(NVRAM)101的区域。多年来，半导体芯片制造业一直致力于新兴的非易失性存储器技术，例如，铁电随机存取存储器(FeRAM)、电介质随机存取存储器、电阻随机存取存储器(ReRAM)、忆阻器随机存取存储器、相变随机存取存储器、三维交叉点随机存取存储器、磁性随机存取存储器(MRAM)、自旋移矩磁性随机存取存储器(STT-MRAM)等。许多这样的技术可以集成到高密度逻辑电路制造过程中，例如，用于制造如图1中描绘的处理器半导体芯片100的制造过程。例如，新兴的非易失性存储器的存储单元可以存储不同的电阻状态(单元取决于它是否已经用1或0编程而表现出较高的电阻或较低的电阻)，并且位于半导体衬底上方的半导体芯片的冶金中。这里，例如，存储单元可以位于正交指向的金属线之间，并且可以通过在半导体芯片的冶金中堆叠单元及其相关联的正交布线来实现三维交叉点结构。另外，访问粒度可以比传统的非易失性存储装置(其传统上仅在大扇区中访问数据或基于块的访问)更细粒度。也就是说，新兴的非易失性存储器可以被设计为用作真正的随机存取存储器，其可以支持以施加于存储器的每个地址值的字节级粒度或其某种适度倍数的数据访问。在处理器100具有嵌入式(管芯上)非易失性随机存取存储器101的情况下，可以实现更加架构紧凑的解决方案，用于上面讨论的运行时可靠性分析例程、运行时功耗监测例程和/或运行时性能监测例程中的任一个。图2、图3和图4分别提供了对这种解决方案的高级别描述。图2示出了可靠性监测系统，其中可靠性模型221和组合模型222留存在处理器200的本地嵌入式NVRAM201中。这里，如本领域中已知的，可以根据对半导体芯片的基础物理机制的理解对半导体芯片的退化进行数学建模。例如，可以根据对电介质击穿或磨损的物理性质的理解对电介质材料的退化进行数学建模。在各种实施例中，针对在确定处理器的故障率或预期故障时间(例如，电介质击穿、阈值电压变化、漏电流、固有电荷损耗、电子迁移、管芯/封装破裂、读取干扰(例如，对于外部存储器设备)等)时要考虑的每个不同的物理退化机制来实例化单独的可靠性物理模型。因此，例如，物理可靠性模型221中的第一个可以对应于电介质击穿模型，物理可靠性模型221中的第二个可以对应于阈值电压变化模型，等等。在实施例中，每个可靠性物理模型由用于针对其特定故障机制计算退化的(多个)数学表达式的数字表示组成(可替代地，实际方程可以在计算退化的表征的可靠性软件中表述)。如上面提到的，每个数学表达式都是根据对其被设计用于表征的无论何种退化机制的基础物理性质的理解而导出的。另外，表达式可以包括根据在处理器芯片制造期间从处理器芯片收集的参数数据确定的系数或其他常数(例如，掺杂剂浓度、材料厚度/宽度、电阻等)。这些系数包含于存储在NVRAM201中的其适当可靠性物理模型中。在各种实施例中，可靠性监测信息还包括组合模型222。这里，可以分别针对处理器的组件中的每个组件进行可靠性计算。也就是说，例如，可以针对每个个体CPU核心202_1，202_2，...202_N、主存储器控制器203、外围控制中心204等以及处理器的较大计算系统的其他组件(例如，耦合到主存储器控制器203的计算机的系统存储器的存储器设备)进行单独的可靠性计算。这些可靠性计算中的每一个可以单独地确定其相应组件的故障率和/或预期故本文档来自技高网...

【技术保护点】
1.一种包含程序代码的机器可读介质，所述程序代码当由在半导体芯片上实现的处理器的一个或多个处理核心处理时使得方法被执行，所述方法包括：监测所述处理器的可靠性、功耗以及性能；将所述处理器的可靠性数据、功耗数据以及性能数据写入嵌入式非易失性随机存取存储器中，所述嵌入式非易失性随机存取存储器被集成在所述半导体芯片中。

【技术特征摘要】
2018.03.30 US 15/940,9661.一种包含程序代码的机器可读介质，所述程序代码当由在半导体芯片上实现的处理器的一个或多个处理核心处理时使得方法被执行，所述方法包括：监测所述处理器的可靠性、功耗以及性能；将所述处理器的可靠性数据、功耗数据以及性能数据写入嵌入式非易失性随机存取存储器中，所述嵌入式非易失性随机存取存储器被集成在所述半导体芯片中。2.如权利要求1所述的机器可读介质，其中，所述写入包括执行以所述嵌入式非易失性随机存取存储器为目标的存储器写入指令。3.如权利要求2所述的机器可读介质，其中，所述嵌入式非易失性随机存取存储器在所述存储器写入指令的操作码和立即操作数中的至少一个中被表述为所述存储器写入指令的目标。4.如权利要求1所述的机器可读介质，其中，所述嵌入式非易失性存储器的地址空间是具有特权的。5.如权利要求1所述的机器可读介质，其中，所述写入包括读取控制寄存器的内容，并且将所述内容写入所述嵌入式非易失性随机存取存储器中。6.如权利要求1所述的机器可读介质，其中，所述方法包括从所述处理器的控制寄存器空间读取所述可靠性数据、所述功耗数据以及所述性能数据。7.如权利要求1所述的机器可读介质，其中，所述方法包括从所述嵌入式非易失性存储器读取所述可靠性数据、所述功耗数据以及所述性能数据。8.一种装置，包括：处理器，其包括：多个处理核心；主存储器控制器，其用于与主存储器相接合；外围控制中心；嵌入式非易失性随机存取存储器；一个或多个控制寄存器，其耦合到所述嵌入式非易失性随机存取存储器。9.如权利要求8所述的装置，其中，所述处理核心中的至少一个处理核心的指令集架构支持用于将数据写入所述嵌入式非易失性...

【专利技术属性】
技术研发人员：B·奎尔巴赫，C·康纳，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US