【技术实现步骤摘要】
基于粗粒度可重构计算单元的PRESENT加密算法实现方法及系统
本专利技术涉及嵌入式可重构系统领域,尤其涉及一种应用于信息安全领域的基于大规模粗粒度可重构计算系统及其处理方法。
技术介绍
信息领域中密码算法的实现通常采用通用处理器(GPP,GeneralPurposeProcessor)与专用集成电路(ASIC,ApplicationSpecificIntegratedCircuit)两种方案。其中,ASIC的实现方案通过对所实现的密码算法进行特定的优化可以取得极高的单位面积性能和单位能量性能,然而该实现方案不具备灵活性,难以满足不同算法的实现需求,不是理想的方案。GPP的实现方案采用指令执行的方式,运算部件采用通用结构,通过指令编程实现不同类型的密码算法,具备较高灵活性,因此,GPP作为密码算法的实现方案能够充分满足其可重构的需求。但是,GPP的运算部件是通用结构,没有针对密码算法做特征优化,密码算法中的核心计算部件,如S盒、置换操作等的计算效率低下,从而导致整体算法性能下降。粗粒度可重构计算结合了GPP与ASIC的优点,可以在保证灵活性的前提下,同时具备ASIC的高效率特性。在粗粒度可重构系统中,计算资源的功能和互连可以通过配置信息改变,通过配置信息的更换完成不同密码算法,并且在运算执行过程中,可重构系统为类似ASIC的数据驱动形式,因而可以获得较高的计算性能。目前,国内外科研机构提出了多种基于粗粒度可重构技术的密码算法实现架构,例如针对分组密码算法的COBRA,针对与包含或非操作密码算法的CoARX,针对分组和杂凑密码算法的Cryptoraptor等 ...
【技术保护点】
1.一种基于粗粒度可重构计算单元的PRESENT加密算法系统,其特征在于,包括可重构配置系统、可重构数据通路及计算模块、主控微处理器、系统总线;其中,所述可重构配置系统包括配置信息初始化接口、多级配置信息存储单元、配置信息解析模块、配置信息寄存器;配置信息初始化接口连接多级配置信息存储单元,多级配置信息存储单元连接配置信息解析模块,配置信息解析模块连接配置信息寄存器;配置信息初始化接口用于对接主控微处理器,以接收配置信息;多级配置信息存储单元用于缓存配置信息;配置信息解析模块用于对接收的配置信息进行格式解析;位置信息寄存器用于缓存格式解析后的配置信息,供可重构数据通路及计算模块读取;所述配置信息寄存器的输出端连接可重构数据通路及计算模块;所述可重构数据通路及计算模块包括可重构计算阵列、寄存器通道、中间结果存储单元、输入先进先出寄存器组、输出先进先出寄存器组;所述可重构计算阵列包括可重构计算单元块,可重构计算单元块包括多行算子、读控制模块、写控制模块;其中,算子包括逻辑运算、算术运算、移位运算、查表运算功能;所述读控制模块和写控制模块用于完成可重构计算单元块与输入先进先出寄存器组、输出先 ...
【技术特征摘要】
1.一种基于粗粒度可重构计算单元的PRESENT加密算法系统,其特征在于,包括可重构配置系统、可重构数据通路及计算模块、主控微处理器、系统总线;其中,所述可重构配置系统包括配置信息初始化接口、多级配置信息存储单元、配置信息解析模块、配置信息寄存器;配置信息初始化接口连接多级配置信息存储单元,多级配置信息存储单元连接配置信息解析模块,配置信息解析模块连接配置信息寄存器;配置信息初始化接口用于对接主控微处理器,以接收配置信息;多级配置信息存储单元用于缓存配置信息;配置信息解析模块用于对接收的配置信息进行格式解析;位置信息寄存器用于缓存格式解析后的配置信息,供可重构数据通路及计算模块读取;所述配置信息寄存器的输出端连接可重构数据通路及计算模块;所述可重构数据通路及计算模块包括可重构计算阵列、寄存器通道、中间结果存储单元、输入先进先出寄存器组、输出先进先出寄存器组;所述可重构计算阵列包括可重构计算单元块,可重构计算单元块包括多行算子、读控制模块、写控制模块;其中,算子包括逻辑运算、算术运算、移位运算、查表运算功能;所述读控制模块和写控制模块用于完成可重构计算单元块与输入先进先出寄存器组、输出先进先出寄存器组、寄存器通道、中间结果存储单元的数据读写控制;所述主控微处理器通过系统总线与配置信息初始化接口、输入先进先出寄存器组、输出先进先出寄存器组相连;所述的输入先进先出寄存器组与可重构计算阵列的输入相连,可重构计算阵列的输出与输出先进先出寄存器相连;所述的寄存器通道、中间结果存储单元与可重构计算阵列相连;通过分析PRESENT加密算法的计算特征,确定加密运算流程如何在可重构架构上实现,将PRESENT加密算法中若干轮运算展开成一幅数据流图映射到可重构计算阵列中,通过依次映射多幅数据流图最终完成PRESENT加密算法的整个运算;主控微处理器通过系统总线发送明文数据给可重构数据通路及计算模块,可重构数据通路及计算模块将明文数据存入输入先入先出寄存器组,可重构计算阵列完成加密运算后输出密文数据到输出先入先出寄存器组,并向主控微处理器发送中断信号,微处理器接受到中断信号后,读出存储于输出先入先出寄存器组中的密文数据。2.如权利要求1所述的基于粗粒度可重构计算单元的PRESENT加密算法系统,其特征在于,所述的可重构数据通路及计算模块包括1个可重构计算阵列、1个中间结果存储单元、1个寄存器通道、1个输入先入先出寄存器组和1个输出先入先出寄存器组;其中,1个可重构计算阵列通过1个中间结果存储单元和1个寄存器通道互相进行数据的储存、读取和传递;所述的1个可重构计算阵列包括M个可重构计算单元块,其中M为正整数。3.如权利要求2所述的基于粗粒度可重构计算单元的PRESENT加密算法系统,其特征在于,M=4。4.如权利要求2所述的基于粗粒度可重构计算单元的PRESENT加密算法系统,其特征在于,所述的可重构计算单元块包含N行计算资源,每N行计算资源共享1个读控制模块和1个写控制模...
【专利技术属性】
技术研发人员:刘雷波,魏少军,王文杰,杨锦江,崔红鹏,朱敏,
申请(专利权)人:无锡沐创集成电路设计有限公司,清华大学无锡应用技术研究院,
类型:发明
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。