System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及仲裁器puf结构设计,具体而言,涉及一种仲裁器puf结构及具有其的加密装置。
技术介绍
1、物理不可克隆函数(physical unclonable function,puf)作为一种新兴的信息安全技术,能够很好的确保传统加密算法如 aes、rsa 等在加解密过程中需要利用到的密钥的存储安全,而仲裁器puf(arbiter puf)作为众多物理不可克隆函数中的一种,由于其结构简单、拥有丰富的“激励-响应”对(challenge-response pairs)以及成本低等优点受到了人们广泛的关注。
2、在实际生产中,使用传统的方案,应用fpga实现仲裁器puf,会出现以下问题:
3、1、仲裁器puf对电路的对称性要求非常高,如果电路存在明显不对称那么将导致结果均匀性下降,传统仲裁器puf在fpga上布线难以实现对称。
4、2、仲裁器puf电路的总延时由各级单元的延时叠加而来,具有较强的线性,收集到足够多的激励响应对后,容易对其进行建模,很容易采用机器学习的方法进行攻击。
5、3、由于fpga中难以实现延时电路的对称性,使得输出的响应具有偏置性,偏向于0或1,均匀性难以接近理想值50%。
6、针对现有技术中的上述问题,目前尚未提出有效的解决方案。
技术实现思路
1、本专利技术的主要目的在于提供一种仲裁器puf结构及具有其的加密装置,以解决现有技术中应用fpga实现仲裁器puf具有安全性较差的缺陷的问题。
< ...【技术保护点】
1.一种仲裁器PUF结构,其特征在于,包括:
2.根据权利要求1所述的仲裁器PUF结构,其特征在于,所述仲裁器PUF结构还包括:
3.根据权利要求2所述的仲裁器PUF结构,其特征在于,所述偏置延时调整模块包括调整电路(6),所述调整电路(6)包括两条调整支路,两条所述调整支路的信号输入端与两条所述开关延迟路径的信号输出端对应相连,两条所述调整支路的信号输出端均与所述仲裁器(5)连接。
4.根据权利要求3所述的仲裁器PUF结构,其特征在于,所述调整支路中包括多个依次级联的信号单元,所述信号单元包括第二查找表单元以及与所述第二查找表单元对应的选择器。
5.根据权利要求4所述的仲裁器PUF结构,其特征在于,第二查找表单元为一输入的查找表单元。
6.根据权利要求1所述的仲裁器PUF结构,其特征在于,各所述开关延迟路径均包括四个依次级联的所述开关延迟组件(3),各所述开关延迟组件(3)包括四个依次级联的所述开关延迟单元(4)。
7.根据权利要求1所述的仲裁器PUF结构,其特征在于,所述第一查找表单元为六输入的查找表单元
8.根据权利要求1所述的仲裁器PUF结构,其特征在于,所述内部激励信号为八十比特激励信号,所述外界激励信号为六十四比特激励信号。
9.根据权利要求1所述的仲裁器PUF结构,其特征在于,所述预设编码协议为8B/10B编码协议。
10.一种加密装置,包括仲裁器PUF结构,其特征在于,所述仲裁器PUF结构为权利要求1至9中任一项所述的仲裁器PUF结构。
...【技术特征摘要】
1.一种仲裁器puf结构,其特征在于,包括:
2.根据权利要求1所述的仲裁器puf结构,其特征在于,所述仲裁器puf结构还包括:
3.根据权利要求2所述的仲裁器puf结构,其特征在于,所述偏置延时调整模块包括调整电路(6),所述调整电路(6)包括两条调整支路,两条所述调整支路的信号输入端与两条所述开关延迟路径的信号输出端对应相连,两条所述调整支路的信号输出端均与所述仲裁器(5)连接。
4.根据权利要求3所述的仲裁器puf结构,其特征在于,所述调整支路中包括多个依次级联的信号单元,所述信号单元包括第二查找表单元以及与所述第二查找表单元对应的选择器。
5.根据权利要求4所述的仲裁器puf结构,其特征在于,第二查找表单元为一输入的查找表单元。...
【专利技术属性】
技术研发人员:朱敏,
申请(专利权)人:无锡沐创集成电路设计有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。