一种自适应调节同异步接口装置制造方法及图纸

本发明专利技术提供一种自适应调节同异步接口装置

【技术实现步骤摘要】
一种自适应调节同异步接口装置、方法和芯片


[0001]本专利技术涉及数字电路
，尤其涉及一种自适应调节同异步接口装置
、
方法和芯片
。

技术介绍

[0002]同步接口电路存在功耗高，对时钟精度要求高等缺点，以及实现简单
、
数据准确等优点
。
异步电路存在功耗低
、
速度快和易于移植等优点
。
现有的同步
、
异步接口选择方案包括以下两种
。
[0003]方案一，采用同步接口和异步接口分开配置的方式，但这种方式由于同步接口模块和异步接口模块独立设置，且为了实现对同步接口和异步接口进行选择配置，因此不仅会增加芯片的面积，还会增加设计流程时间，并且在使用中需要用户进行复杂的配置
。
[0004]方案二，如图1所示，在同一块芯片
CHIP
内设计同步接口模块和异步接口模块，芯片引脚采用两组接口与外设连接或者使用复用引脚设计，然后通过
CPU
来配置选择对应模块
。
这样的方案是由用户来决定使能同步接口传输或者异步接口传输，在硬件上只能通过
CPU
进行配置，或者固定使用同步的接口，或者固定使用异步的接口
。
另外通过
CPU
进行配置，还需要编写另外的程序，需要占用
CPU
时间来完成同步或者异步配置
。

技术实现思路

[0005]为解决现有方案中同步
、
异步模块独立配置的技术问题，本专利技术提出了一种自适应调节同异步接口装置
、
方法和芯片
。
[0006]第一方面，本专利技术实施例提供一种自适应调节同异步接口装置，集成在
SOC
芯片内部，所述装置包括：频率计算单元，用于在以芯片的基准时钟为基准的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数，并根据计数结果和所述计时时间宽度计算所述被测信号的频率；所述被测信号包括输入芯片的时钟信号和控制信号；模式控制单元，用于接收所述频率计算单元输出的所述被测信号的频率，并根据所述被测信号的频率自适应选择配置同步传输模式或者异步传输模式；所述频率计算单元包括：定时配置寄存器，用于配置计时时间宽度；定时计数器，用于按照所述计时时间宽度对芯片的基准时钟进行计数，在对基准时钟的计数操作结束时产生控制中断；脉冲计数器，用于对被测信号的脉冲进行计数，当接收到所述定时计数器产生的控制中断时，输出计数结果；脉冲寄存器，用于缓存所述脉冲计数器输出的所述计数结果；频率计算电路，用于从所述脉冲寄存器处读取所述计数结果，根据所述计数结果和所述计时时间宽度计算得到被测信号的频率，并将计算得到的被测信号的频率输出给所
述模式控制单元
。
[0007]在一些实现方式中，所述频率测量法包括：在以芯片的基准时钟为基准的预设的计时时间宽度内，对被测信号的脉冲进行计数，得到所述计数结果
。
[0008]在一些实现方式中，所述模式控制单元用于在所述被测信号的频率大于或者等于预设的频率阈值的情况下将芯片配置为同步传输模式；在所述被测信号的频率小于预设的频率阈值的情况下将芯片配置为异步传输模式
。
[0009]在一些实现方式中，所述预设的频率阈值为
10MHz。
[0010]在一些实现方式中，所述被测信号的频率采用的计算式如下：；
[0011]式中，
f
x
为被测信号的频率，
N
为计数结果的值，
T
S
为预设的计时时间宽度
。
[0012]第二方面，本专利技术实施例提供一种自适应调节同异步接口方法，包括：在以芯片的基准时钟为参考的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数得到计数结果，所述被测信号包括输入芯片的时钟信号和控制信号；根据所述计数结果和所述计时时间宽度计算所述被测信号的频率；根据所述被测信号的频率自适应选择将芯片配置为同步传输模式或者异步传输模式；所述在以基准时钟为参考的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数得到计数结果，包括：对定时配置寄存器配置计时时间宽度；定时计数器按照定时配置寄存器内配置的计时时间宽度对芯片的基准时钟进行计数，同时脉冲计数器对被测信号的脉冲进行计数；定时计数器在对基准时钟的计数操作结束时产生控制中断；脉冲计数器在接收到所述定时计数器产生的控制中断时，输出计数结果给脉冲寄存器进行缓存
。
[0013]第三方面，本专利技术实施例提供一种芯片，包括第一方面所述的自适应调节同异步接口装置
。
[0014]本专利技术的一个或多个实施例至少带来如下有益效果：本专利技术通过自适应电路的设计，根据芯片接口信号的频率变化实现同步和异步的自适应调节，相比手工配置，具有更高的精度和快速的反应时间，减少了手工配置复杂度；并且相比通过
CPU
配置，传统需要通过编写另外的程序，占用
CPU
的时间来完成同步或异步配置
。
这里电路本身自带自适应配置，不需要占用
CPU
资源
。
本专利技术使用一套电路模块，即可完成同步或者异步的配置，节省了硬件成本，减少了设计流程时间和芯片面积
。
附图说明
[0015]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定
。
[0016]图1为现有的
CPU、
芯片和接口示意图；
图2为本申请实施例提供的频率计算单元示意图；图3为本申请实施例提供的一种自适应调节同异步接口方法流程图；图4为本申请实施例提供的一种芯片示意图；图5为本申请实施例提供的芯片的对外接口示意图；图6为本申请实施例提供的同步模式下读写时序示意图；图7为本申请实施例提供的异步模式下读写时序示意图；图8为本申请实施例提供的一种典型应用电路结构图
。
具体实施方式
[0017]下面将结合本专利技术实施例中附图，对本专利技术实施例中的技术方案进行清楚
、
完整地描述
。
显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例
。
通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计
。
因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例
。
基于本专利技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围
。
[0018]实施例一本实施例提供一种自适应调节同异步接口装置
。
所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种自适应调节同异步接口装置，其特征在于，集成在
SOC
芯片内部，所述装置包括：频率计算单元，用于在以芯片的基准时钟为基准的预设的计时时间宽度内，采用频率测量法对被测信号进行周期性计数得到计数结果，并根据所述计数结果和所述计时时间宽度计算所述被测信号的频率；所述被测信号包括输入芯片的时钟信号和控制信号；模式控制单元，用于接收所述频率计算单元输出的所述被测信号的频率，并根据所述被测信号的频率自适应选择将芯片配置为同步传输模式或者异步传输模式；所述频率计算单元包括：定时配置寄存器，用于配置计时时间宽度；定时计数器，用于按照所述计时时间宽度对芯片的基准时钟进行计数，在对基准时钟的计数操作结束时产生控制中断；脉冲计数器，用于对被测信号的脉冲进行计数，当接收到所述定时计数器产生的控制中断时，输出计数结果；脉冲寄存器，用于缓存所述脉冲计数器输出的所述计数结果；频率计算电路，用于从所述脉冲寄存器处读取所述计数结果，根据所述计数结果和所述计时时间宽度计算得到被测信号的频率，并将计算得到的被测信号的频率输出给所述模式控制单元
。2.
根据权利要求1所述的自适应调节同异步接口装置，其特征在于，所述频率测量法包括：在以芯片的基准时钟为基准的预设的计时时间宽度内，对被测信号的脉冲进行计数，得到所述计数结果
。3.
根据权利要求1所述的自适应调节同异步接口装置，其特征在于，所述模式控制单元用于在所述被测信号的频率大于或者等于预设的频率阈值的情况下将芯片配置为同步传输模式；在所述被测信号的频率小于预设的频率阈值的情况下将芯片配置为异步传输模式
。4.
根据权利要求3所述的自适应调节同异步接口装置，其特征在于，所述预设的频率阈值为
10MHz。5.
根据权利要求1至4任一项所述的自适应调节同异步接口装...

【专利技术属性】
技术研发人员：朱敏，闫东亚，
申请(专利权)人：无锡沐创集成电路设计有限公司，
类型：发明
国别省市：