一种抗干扰延迟启动控制电路及系统技术方案

本实用新型专利技术公开了一种抗干扰延迟启动控制电路及系统，其通过设置有主控模块输出两路控制信号并通过设置有抗干扰延迟模块对主控模块输出的两路控制信号受到干扰的情况下保证开关控制模块的关断状态或延迟开关控制模块的导通时间，从而解决了存在干扰情况下使得电路误启动和/或电路启动延迟时间无法精确控制的技术问题。

An Anti-interference Delay Start-up Control Circuit and System

【技术实现步骤摘要】
一种抗干扰延迟启动控制电路及系统
本技术涉及电子电路设计
，尤其是涉及一种抗干扰延迟启动控制电路及系统。
技术介绍
由于科技的不断发展，电磁干扰问题在仪器设备使用的各种场景中都存在，为此，需要对重要或容易产生危险后果的仪器设备设置抗干扰和延迟功能的启动电路来对加强对设备的控制。现有技术中，一般的控制系统，采用单信号控制开关电路的导通和关断，在芯片上电或复位时，或在外部有强干扰信号时，在单片机输出控制信号不确定时，使开关电路的导通和关断处于不确定的情况；而一般的延迟控制电路，采用控制管基极或开关管栅极加电容。电容的充电电流无法控制到很小，电容一般采用大容量的电解电容。电解电容的体积比较大，而且容量大后规格型号相对减少，延迟时间无法精确控制。因此如何解决上述如何处理存在干扰情况下使得开关电路误启动和/或开关电路启动延迟时间无法精确的技术问题，成为本领域技术人员急需解决的技术问题。
技术实现思路
本技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本技术的一个目的是提供一种可抗强干扰、精确控制延迟时间的抗干扰延迟启动控制电路。为此，本技术的第二个目的是提供一种可抗强干扰、精确控制延迟时间的抗干扰延迟启动控制系统。本技术所采用的技术方案是：第一方面，本技术提供一种抗干扰延迟启动控制电路，其包括：主控模块、抗干扰延迟模块和开关控制模块；其中，所述主控模块包括第一输出端和第二输出端，所述主控模块的第一输出端和第二输出端分别与所述抗干扰延迟模块的输入端连接，所述抗干扰延迟模块的输出端与所述开关控制模块的输入端连接。进一步地，所述抗干扰延迟模块包括：第一开关管、第二开关管和第一储能元件；所述主控模块的第一输出端分别与所述第二开关管的负输出端、所述开关控制模块的输入端连接，所述第二开关管的控制端分别与所述第一储能元件的一端、所述第一开关管的正输出端连接，所诉主控模块的第二输出端与所述第一开关管的控制端连接，所述第一开关管的负输出端分别与所述第一储能元件的另一端、所述开关控制模块的输入端连接后共地。进一步地，所述开关控制模块包括第三开关管；所述开关控制模块的输入端为所述第三开关管的控制端，所述主控模块的第一输出端与所述第三开关管的控制端连接，所述第三开关管的负输出端接地，所述第三开关管的正输出端与外部设备连接。进一步地，所述第一开关管为第一NPN三极管，所述第二开关管为第一PNP三极管，所述第三开关管为第一NMOS管，所述第一储能元件为第一电容；所述第一开关管的控制端为所述第一NPN三极管的基极，所述第一开关管的正输出端为所述第一NPN三极管的集电极，所述第一开关管的负输出端为所述第一NPN三极管的发射极，所述第二开关管的控制端为所述第一PNP三极管的基极，所述第二开关管的负输出端为所述第一PNP三极管的发射极，所述第二开关管的正输出端为所述第一PNP三极管的集电极，所述第三开关管的控制端为所述第一NMOS管的栅极，所述第三开关管的负输出端为第一NMOS管的源极，所述第三开关管的正输出端为所述第一NMOS管的漏极。进一步地，所述抗干扰延迟启动控制电路在未启动状态所述主控模块的第一输出端输出低电平信号且所述主控模块的第二输出端输出高电平信号；所述抗干扰延迟启动控制电路在启动状态所述主控模块的第一输出端输出高电平信号且所述主控模块的第二输出端输出低电平信号。第二方面，本技术提供一种抗干扰延迟启动控制系统，其包括所述的抗干扰延迟启动控制电路、触发启动模块和负载设备；所述触发启动模块用于接收外部控制指令并传输至所述抗干扰延迟启动控制电路，所述抗干扰延迟启动控制电路对所述外部控制指令进行延迟处理后控制所述负载设备的工作。进一步地，所述抗干扰延迟启动控制电路的开关控制模块的输出端与所述负载设备连接，所述负载设备接入电源以对所述负载设备供电。本技术的有益效果是：本技术中一种抗干扰延迟启动控制电路，通过设置有主控模块输出两路控制信号并通过设置有抗干扰延迟模块对主控模块输出的两路控制信号受到干扰的情况下保证开关控制模块的关断状态或延迟开关控制模块的导通时间，从而解决了存在干扰情况下使得电路误启动和/或电路启动延迟时间无法精确控制的技术问题，提供一种可抗强干扰、精确控制延迟时间的抗干扰延迟启动控制电路。附图说明图1是本技术中一种抗干扰延迟启动控制系统的一具体实施例模块框图；图2是本技术中一种抗干扰延迟启动控制电路与负载设备连接的一具体实施例电路图。具体实施方式需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。如图1所示，本技术实施例提供了一种抗干扰延迟启动控制系统，其包括触发启动模块、抗干扰延迟启动控制电路和负载设备；其中，触发启动模块用于接收外界触发控制指令以控制负载设备工作，抗干扰延迟启动控制电路包括主控模块、抗干扰延迟模块和开关控制模块，主控模块用于接收触发启动模块传递来的控制指令，并根据该控制指令发送控制信号至抗干扰延迟模块，抗干扰控制模块根据接收的控制信号来控制开关控制模块的延迟导通时间或关断，最后再由开关控制模块来控制负载设备的工作状态。由此，通过抗干扰延迟模块对主控模块输出的两路控制信号受到干扰的情况下保证开关控制模块的关断状态或精确控制开关控制模块的导通延迟时间。本技术实施例中主控模块包括单片机；抗干扰延迟模块包括第一开关管、第二开关管和第一储能元件；开关控制模块包括第三开关管；其中，第一开关管为第一NPN三极管，第二开关管为第一PNP三极管，第三开关管为第一NMOS管，第一NPN三极管的基极、第一PNP三极管的基极和第一NMOS管的栅极为控制端，第一NPN三极管的发射极、第一PNP三极管的发射极和第一NMOS管的源极为负输出端，第一NPN三极管的集电极、第一PNP三极管的集电极和第一NMOS管的漏极为正输出端。具体的，参照图2，本实施例中抗干扰延迟模块包括第一电阻R1、第二电阻R2、第三电阻R3、第一NPN三极管Q1、第一PNP三极管Q2和第一电容C1；开关控制模块为第一NMOS管Q3；负载设备为第四电阻RL及与第四电阻RL的一端连接的外接12V电源。其中，单片机的第一输出端CON与第二电阻R2的一端连接，第二电阻R2的另一端分别与第一PNP三极管Q2的发射极、第三电阻R3的一端、第一NMOS管的栅极连接，单片机的第二输出端CLAMP与第一电阻R1的一端连接，第一电阻R1的另一端与第一NPN三极管Q1的基极连接，第一NPN三极管Q1的集电极分别与第一电容C1的一端、第一PNP三级管Q2的基极连接，第一NPN三极管Q1的发射极分别与第一电容C1的另一端、第一PNP三级管Q2的集电极、第三电阻R3的另一端连接后共地，第一NMOS管Q3的源极接地，第一NMOS管Q3的漏极与第四电阻RL的一端连接。以下通过几种干扰情况来说明本技术中抗干扰延迟启动系统的工作原理：1、在默认状态下，单片机的第一输出端CON输出低电平信号，单片机的第二输出端CLAMP输出高电平信号，使得第一NPN三极管Q1导通，则第一电容C1和第一PNP三极管Q2的基极被拉低为低电平；若此时第一PNP三极管Q2的发射极存在高电压，则第一PNP三极管Q2导通本文档来自技高网...

【技术保护点】
1.一种抗干扰延迟启动控制电路，其特征在于，包括：主控模块、抗干扰延迟模块和开关控制模块；所述主控模块包括第一输出端和第二输出端，所述主控模块的第一输出端和第二输出端分别与所述抗干扰延迟模块的输入端连接，所述抗干扰延迟模块的输出端与所述开关控制模块的输入端连接。

【技术特征摘要】
2019.01.16 CN 20192007635611.一种抗干扰延迟启动控制电路，其特征在于，包括：主控模块、抗干扰延迟模块和开关控制模块；所述主控模块包括第一输出端和第二输出端，所述主控模块的第一输出端和第二输出端分别与所述抗干扰延迟模块的输入端连接，所述抗干扰延迟模块的输出端与所述开关控制模块的输入端连接。2.根据权利要求1所述的抗干扰延迟启动控制电路，其特征在于，所述抗干扰延迟模块包括：第一开关管、第二开关管和第一储能元件；所述主控模块的第一输出端分别与所述第二开关管的负输出端、所述开关控制模块的输入端连接，所述第二开关管的控制端分别与所述第一储能元件的一端、所述第一开关管的正输出端连接，所诉主控模块的第二输出端与所述第一开关管的控制端连接，所述第一开关管的负输出端分别与所述第一储能元件的另一端、所述开关控制模块的输入端连接后共地。3.根据权利要求2所述的抗干扰延迟启动控制电路，其特征在于，所述开关控制模块包括第三开关管；所述开关控制模块的输入端为所述第三开关管的控制端，所述主控模块的第一输出端与所述第三开关管的控制端连接，所述第三开关管的负输出端接地，所述第三开关管的正输出端与外部设备连接。4.根据权利要求3所述的抗干扰延迟启动控制电路，其特征在于，所述第一开关管为第一NPN三极管，所述第二开关管为第一PNP三极管，所述第三开关管为第一NMOS管，所述第一储能...

【专利技术属性】
技术研发人员：丛保卫，丛王，王明，
申请(专利权)人：哈瓦国际航空技术深圳有限公司，
类型：新型
国别省市：广东,44