数字子调节器制造技术

在某些方面，一种调节器包括被耦合在电源轨与电路块之间的可变阻抗开关，其中可变阻抗开关的阻抗由被输入到可变阻抗开关的阻抗码设置。调节器还包括：被配置为将电路块处的块电源电压转换为电压码的模数转换器(ADC)；以及被配置为在减小块电源电压与目标电源电压之间的差值的方向上基于电压码来调节阻抗码的控制器。

Digital Subregulator

【技术实现步骤摘要】
【国外来华专利技术】数字子调节器相关申请的交叉引用本申请要求于2017年2月13日在美国专利商标局提交的非临时申请No.15/431,243的优先权和权益，其全部内容通过引用并入本文。
本公开的各方面总体上涉及调节器，并且更具体地涉及数字子调节器。
技术介绍
芯片上的多个电路块(例如，处理器)通常从公共电源轨接收功率，其中每个电路块经由相应的头部开关耦合到电源轨。当电路块有效时，相应的头部开关接通，从而在电源轨与块之间提供低阻抗路径。在这种情况下，块处的电压近似等于电源轨上的电源电压。当电路块无效时，可以关断相应的头部开关以节省功率。
技术实现思路
以下呈现一个或多个实施例的简要概述以便提供对这些实施例的基本理解。该概述不是所有预期实施例的广泛概述，并且既不旨在标识所有实施例的关键或重要元素，也不旨在界定任何或所有实施例的范围。其唯一目的是以简化的形式呈现一个或多个实施例的一些概念，作为稍后呈现的更详细描述的序言。第一方面涉及一种调节器。调节器包括被耦合在电源轨与电路块之间的可变阻抗开关，其中可变阻抗开关的阻抗由被输入到可变阻抗开关的阻抗码设置。调节器还包括：被配置为将电路块处的块电源电压转换为电压码的模数转换器(ADC)；以及被配置为在减小块电源电压与目标电源电压之间的差值的方向上基于电压码来调节阻抗码的控制器。第二方面涉及一种用于调节可变阻抗开关的阻抗的方法。可变阻抗开关被耦合在电源轨与电路块之间，并且可变阻抗开关的阻抗由被输入到可变阻抗开关的阻抗码设置。该方法包括将电路块处的块电源电压转换为电压码，并且在减小块电源电压与目标电源电压之间的差值的方向上基于电压码来调节阻抗码。为了实现前述和相关目的，一个或多个实施例包括在下文中充分描述并且在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个实施例的某些说明性方面。然而，这些方面仅指示可以采用各种实施例的原理的各种方式中的一些，并且所描述的实施例旨在包括所有这些方面及其等同物。附图说明图1示出了根据本公开的某些方面的经由多个头部开关共享公共电源轨的多个电路块的示例。图2示出了根据本公开的某些方面的经由多个数字子调节器共享公共电源轨的多个电路块的示例。图3示出了根据本公开的某些方面的数字子调节器的示例。图4示出了根据本公开的某些方面的数字子调节器的示例性实现。图5是示出根据本公开的某些方面的根据块电源电压变化的数字电压码的示例的曲线图。图6示出了根据本公开的某些方面的将数字电压码的不同值映射到相应调节值的示例性表格。图7示出了根据本公开的某些方面的数字子调节器的示例，该数字子调节器包括用于对数字子调节器进行定时操作的定时电路。图8是示出根据本公开的某些方面的用于对数字子调节器的操作进行定时的时钟信号的一个示例的时间线。图9示出了根据本公开的某些方面的包括多个累加器的数字子调节器的示例。图10是示出根据本公开的某些方面的用于对数字子调节器的操作进行定时的时钟信号的另一示例的时间线。图11示出了根据本公开的某些方面的电阻器梯中的电阻器的示例性电阻值。图12示出了根据本公开的某些方面的被配置为生成参考电压的数模转换器(DAC)的示例。图13是示出根据本公开的某些方面的用于电压调节的方法的流程图。具体实施方式以下结合附图阐述的详细描述旨在作为各种配置的描述，而非旨在表示可以实现本文中描述的概念的仅有配置。详细描述包括具体细节，以便提供对各种概念的透彻理解。然而，对于本领域技术人员很清楚的是，可以在没有这些具体细节的情况下实现这些概念。在一些实例中，以框图形式示出了公知的结构和部件，以避免模糊这些概念。片上系统(SoC)中的处理器通常按顺序执行多个任务，其中任务的处理要求可以变化。当处理器执行具有低处理要求的任务时，可以降低处理器的时钟速度以节省功率。当处理器执行具有高处理要求的任务时，可能需要增加时钟速度以便执行该任务。因此，处理器的时钟速度可以根据处理器执行的任务的处理要求而变化。当时钟速度低时，可以降低处理器的电源电压以进一步降低功率。这是因为，低时钟速度允许处理器中的晶体管以较低的开关速度并且因此较低的电源电压操作。当时钟速度高时，需要增加电压供应以增加晶体管的开关速度。在这方面，可以利用被称为动态时钟和电压缩放(DCVS)的技术根据处理器的时钟速度来动态地缩放(调节)处理器的电源电压。该技术也可以称为动态电压和频率缩放(DVFS)。当多个处理器共享相同的电源轨时，DCVS的益处可能会减弱。这是因为，电源轨上的电源电压需要设置得足够高，以支持具有最高时钟速度的处理器。结果，电源电压高于具有较低时钟速度的处理器所需要的电源电压，从而导致功率浪费。下面的图1示出了共享公共电源轨105的多个电路块110、120和130(例如，多个处理器)的示例。在该示例中，电路块110、120和130(例如，处理器)分别通过头部开关(HS)115、125和135耦合到电源轨105。当电路块有效时，相应的头部开关接通，从而在电源轨105与块之间提供低阻抗(例如，几毫欧)路径。在这种情况下，块处的电压近似等于电源轨105上的电源电压。当电路块无效时，可以关断相应的头部开关以节省功率。假定所有电路块110、120和130都有效，如果块110具有比块120和130更高的时钟速度，则电源轨105上的电源电压设置得足够高(例如，通过电源管理集成电路(PMIC))以支持块110的时钟速度。结果，电源轨105上的电源电压高于块120和130所需要的电压，块120和130以比块110以更低的时钟速度操作。这导致功率浪费。因此，在上述方法中，所有块的电源电压由具有最高时钟速度的块(例如，块110)指定，导致以较低时钟速度操作的块(例如，块120和130)的功率浪费。本公开的各方面通过将图1中的头部开关115、125和135替换为数字子调节器(DSR)来解决上述问题。DSR允许每个块的电源电压独立设置为低于电源轨上的电源电压的电压。因此，如果根据具有最高时钟速度的块设置电源轨上的电源电压，则可以通过相应DSR将以较低时钟速度操作的每个块的电源电压设置为低于电源轨上的电源电压的电压。这降低了功耗，如下面进一步讨论的。下面的图2示出了共享公共电源轨205的多个电路块210、220和230(例如，处理器)的示例。在该示例中，电路块210、220和230(例如，处理器)分别通过数字子调节器(DSR)215、225和235耦合到电源轨205。每个DSR允许相应块的电源电压独立地被设置为低于电源轨205上的电源电压(表示为“vrail”)的电源电压。例如，如果块210具有最高时钟速度，则可以将电源轨205上的电源电压vrail设置得足够高(例如，通过PMIC)，以支持块210的时钟速度。如果块220和230中的每个块以比块210更低的时钟速度操作，则可以通过相应的DSR225和235将块220和230的电源电压(表示为“vblk_1”和“vblk_2”)设置为低于电源电压vrail。因此，块220和230的电源电压不再由具有最高时钟速度的块(即，在该示例中为块210)指定。块220和230的降低的电源电压减少了这些块消耗的能量的量。在块220和230中的每个块处的每个时钟周期节省的能量的量可以与电源轨205上本文档来自技高网...

【技术保护点】
1.一种调节器，包括：可变阻抗开关，被耦合在电源轨与电路块之间，其中所述可变阻抗开关的阻抗由被输入到所述可变阻抗开关的阻抗码设置；模数转换器(ADC)，被配置为将所述电路块处的块电源电压转换为电压码；以及控制器，被配置为在减小所述块电源电压与目标电源电压之间的差值的方向上基于所述电压码调节所述阻抗码。

【技术特征摘要】
【国外来华专利技术】2017.02.13 US 15/431,2431.一种调节器，包括：可变阻抗开关，被耦合在电源轨与电路块之间，其中所述可变阻抗开关的阻抗由被输入到所述可变阻抗开关的阻抗码设置；模数转换器(ADC)，被配置为将所述电路块处的块电源电压转换为电压码；以及控制器，被配置为在减小所述块电源电压与目标电源电压之间的差值的方向上基于所述电压码调节所述阻抗码。2.根据权利要求1所述的调节器，其中所述控制器包括：多路复用器，被配置为接收多个调节值；解码器，被配置为基于所述电压码选择所述多个调节值中的一个调节值，其中所述多路复用器还被配置为在所述多路复用器的输出处输出所述多个调节值中的所选择的调节值；以及累加器，被耦合到所述多路复用器的输出，其中所述累加器被配置为基于所述多个调节值中的所选择的调节值来调节所述阻抗码。3.根据权利要求2所述的调节器，其中所述累加器被配置为通过将所述多个调节值中的所选择的调节值与所述阻抗码相加，基于所述多个调节值中的所选择的调节值来调节所述阻抗码。4.根据权利要求1所述的调节器，其中所述控制器包括：多个累加器，其中所述多个累加器中的每个累加器被配置为基于多个调节值中的相应调节值调节所述阻抗码，以生成相应的已更新阻抗码；多路复用器，被配置为从所述多个累加器接收所述已更新阻抗码；以及解码器，被配置为基于所述电压码选择所述多个调节值中的一个调节值；其中所述多路复用器还被配置为基于所述多个调节值中的所选择的调节值来选择所述已更新阻抗码中的一个已更新阻抗码，并且将所述已更新阻抗码中的所选择的已更新阻抗码输出到所述可变阻抗开关。5.根据权利要求1所述的调节器，其中所述目标电源电压与所述电源轨上的电源电压成比例。6.根据权利要求5所述的调节器，其中所述ADC包括：参考生成电路，被配置为生成多个参考电压，其中所述多个参考电压中的每个参考电压是所述电源轨上的所述电源电压的不同部分；以及多个比较器，其中所述多个比较器中的每个比较器被配置为将所述参考电压中的相应参考电压与所述块电源电压进行比较，并且基于所述比较生成所述电压码的相应位；其中所述目标电源电压对应于所述参考电压中的一个参考电压。7.根据权利要求1所述的调节器，其中所述可变阻抗开关包括多个集群，所述多个集群中的每个集群包括被耦合在电源轨与所述电路块之间的相应的一个或多个传输晶体管，并且所述阻抗码控制所述多个集群中的被接通的集群的数目。8.根据权利要求7所述的调节器，其中所述多个集群被加权，使得接通所述多个集群中的一个集群将所述可变阻抗开关的阻抗改变大致固定的百分比，而不管所述多个集群中的已经被接通的集群的数目。9.根据权利要求1所述的调节器，其中所述控制器被配置为基于所述电压码来确定所述块电源电压上的电压降的幅度在多个幅度范围中的哪个幅度范围中，并且基于所述多个幅度范围中的所确定的幅度范围来调节所述阻抗码。10.根据权利要求9所述的调节器，其中所述控制器被配置为：如果所述电压降的幅度在所述多个幅度范围中的第一幅度范围中，则将所述阻抗码调节第一量，以及如果所述电压降的幅度在所述多个幅度范围中的第二幅度范围中，则将所述阻抗码调节第二量，其中所述多个幅度范围中的所述第二幅度范围高于所述多个幅度范围中的所述第一幅度范围，并且所述第二量的幅度大于所述第一量的幅度。11.根据权利要求10所述的调节器，其中所述控制器被配置为：如果所述电压降的幅度在所述多个幅度范围中的第三...

【专利技术属性】
技术研发人员：T·B·雷姆普勒，S·沙罗克希尼亚，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US