STOLT插值实现方法及装置制造方法及图纸

一种STOLT插值实现方法，应用于电子技术领域，包括：S1、采用VIVADO HLS进行STOLT插值算法设计，得到STOLT插值算法；S2、将输入数据输入至STOLT插值算法，得到输出结果；S3、搭建测试平台，在测试平台中验证STOLT插值算法，得到验证结果；S4、判断验证结果和输出结果是否一致；若不一致，则根据验证结果，再次执行S1至S4；若一致，则执行S5、检验STOLT插值算法的时序，得到时序结果；S6、判断时序结果是否正确；若不正确，则根据时序结果，再次执行S1至S6；若正确，则执行S7、根据STOLT插值算法，生成相应的IP核，并将其添加到VIVADO中相对应的FPGA芯片的IP库中。本发明专利技术还公开了一种STOLT插值实现装置，可降低实现以及调试难度，降低优化难度，提高可移植性。

STOLT Interpolation Method and Device

【技术实现步骤摘要】
STOLT插值实现方法及装置
本专利技术涉及电子
，尤其涉及一种STOLT插值实现方法及装置。
技术介绍
合成孔径雷达(SAR，SyntheticApertureRadar)具有高分辨、不受时间、天气等自然因素影响、并具有穿透遮蔽物等特点，被广泛的应用于灾害检测、矿物勘察等民用和军用领域。目前，成熟的SAR成像算法有很多，ωK算法便是其中应用较为广泛的算法之一。其中，ωK算法主要流程包括雷达数据、二维快速傅里叶变换(FFT，FastFourierTransformation)、参考函数相乘、STOLT插值、二维FFT、输出图像这几个过程。其中，参考函数相乘完成了参考距离处的精确聚焦，但是其他距离处的目标存在残余相位。而STOLT插值，通过距离频率轴的映射，精确的消除了其他位置处的残余相位，完成了对全部场景的精确聚焦。因此STOLT插值是ωK算法的核心。此外，出于实现精度的考虑，一般采用双精度浮点在现场可编程门阵列(FPGA，Field-ProgrammableGateArray)上实现STOLT插值模块。但是已有在FPGA实现的技术存在以下问题：(1)算法复杂，传统基于寄存器传输级RTL(RTL，Register-TransferLevel)语言实现难度大。FPGA和CPU一个明显的区别在于：CPU需要软件支持，而FPGA是软硬件一体。这就意味着开发者可以在CPU中采用实现效率更高的高级语言并且不需要考虑硬件实现结构实现算法功能。而FPGA更接近于IO，采用硬件描述性语言实现算法不经过指令系统的翻译，直接转换为晶体管电路的组合。因此，在采用FPGA实现复杂算法的时候，需要更多的考虑硬件电路组合。复杂的算法，逻辑控制实现困难，运算模块实现工作量大，这就会导致算法实现周期长，并存在无法实现的情况。(2)调试周期长。FPGA是软硬件一体的结构，使得算法调试无法采用单步调试的方法。一般采用VIO、ILA核来监视、抓取内部信号的状态。这使得FPGA的调试效率偏低，调试周期过长。(3)优化困难。传统的基于硬件描述语言的FPGA实现，无法通过简单的优化指令来实现设计的优化，而是在设计中，需要考虑针对某种的特定优化形式，进行特定的实现。如果要改变优化方式，则需要更改实现代码。这使得模块优化空间十分狭窄。(4)移植性差。不同类型的FPGA芯片的电路设计不同，同一种算法在不同FPGA芯片的实现电路不同，实现的编码也有所差别。因此，移植性较差。
技术实现思路
本专利技术的主要目的在于提供一种STOLT插值实现方法及装置，可解决上述至少一个技术问题。为实现上述目的，本专利技术实施例第一方面提供一种STOLT插值实现方法，包括：S1、采用VIVADOHLS进行STOLT插值算法设计，得到STOLT插值算法；S2、将输入数据输入至所述STOLT插值算法，得到输出结果；S3、搭建测试平台，在所述测试平台中验证所述STOLT插值算法，得到验证结果；S4、判断所述验证结果和所述输出结果是否一致；若所述验证结果和所述输出结果不一致，则根据所述验证结果，再次执行步骤S1至S4；若所述验证结果和所述输出结果一致，则执行步骤S5、检验所述STOLT插值算法的时序，得到时序结果；S6、判断所述时序结果是否正确；若所述时序结果不正确，则根据所述时序结果，再次执行步骤S1至S6；若所述时序结果正确，则执行步骤S7、根据所述STOLT插值算法，生成相应的IP核，并将所述IP核添加到VIVADO中相对应的FPGA芯片的IP库中。进一步地，所述将输入数据输入至STOLT插值算法，得到输出结果包括：获取雷达的系统参数；根据所述系统参数，计算距离向频率轴；根据stolt映射关系，将所述距离向频率轴映射回已知频率轴，计算待插值的频率坐标；若所述待插值的频率坐标在[0，NR]之间，则对所述待插值的频率坐标进行sinc插值，所述NR为距离向采样点；若所述待插值的频率坐标小于0，则输出所述输入数据的第一个数据；若所述待插值的频率坐标大于NR，则输出所述输入数据的最后一个数据。进一步地，所述对所述待插值的频率坐标进行sinc插值包括：获取所述待插值的频率坐标周围距离向的N个采样点的频率坐标；根据所述N个采样点的频率坐标生成对应的N个sinc函数值；将所述N个采样点的频率坐标和所述N个sinc函数值一一对应累乘相加，得到结果数据；输出所述结果数据。进一步地，所述输入数据的虚部采用[-127,128]锯齿波循环数据，实部为0。进一步地，在实现所述STOLT插值算法的过程中，将实现过程设置为数据流模式，初始化时间间隔为1。本专利技术实施例第二方面提供一种STOLT插值实现装置，包括：设计模块，用于采用VIVADOHLS进行STOLT插值算法设计，得到STOLT插值算法；输入模块，用于将输入数据输入至所述STOLT插值算法，得到输出结果；测试模块，用于搭建测试平台，在所述测试平台中验证所述STOLT插值算法，得到验证结果；第一判断模块，用于判断所述验证结果和所述输出结果是否一致；第一调整模块，用于若所述验证结果和所述输出结果不一致，则根据所述验证结果，返回所述设计模块；检验模块，用于若所述验证结果和所述输出结果一致，则检验所述STOLT插值算法的时序，得到时序结果；第二判断模块，用于判断所述时序结果是否正确；第二调整模块，用于若所述时序结果不正确，则根据所述时序结果，返回所述设计模块；生成添加模块，用于若所述时序结果正确，则根据所述STOLT插值算法，生成相应的IP核，并将所述IP核添加到VIVADO中相对应的FPGA芯片的IP库中。进一步地，所述输入模块包括：第一获取子模块，用于获取雷达的系统参数；第一计算子模块，用于根据所述系统参数，计算距离向频率轴；映射子模块，用于根据stolt映射关系，将所述距离向频率轴映射回已知频率轴，计算待插值的频率坐标；插值子模块，用于若所述待插值的频率坐标在[0，NR]之间，则对所述待插值的频率坐标进行sinc插值，所述NR为距离向采样点；第一输出子模块，用于若所述待插值的频率坐标小于0，则输出所述输入数据的第一个数据；第二输出子模块，用于若所述待插值的频率坐标大于NR，则输出所述输入数据的最后一个数据。进一步地，所述插值子模块包括：第二获取子模块，用于获取所述待插值的频率坐标周围距离向的N个采样点的频率坐标；函数值生成子模块，用于根据所述N个采样点的频率坐标生成对应的N个sinc函数值；第二计算子模块，用于将所述N个采样点的频率坐标和所述N个sinc函数值一一对应相乘后相加，得到结果数据；第三输出子模块，用于输出所述结果数据。进一步地，所述输入数据的虚部采用[-127,128]锯齿波循环数据，实部为0。进一步地，将所述输入模块设置为数据流模式，初始化时间间隔为1。本申请采用上述技术方案，具有以下有益效果：(1)本专利技术在VIVADOHLS中采用PIPELINE指令，实现STOLT模块流水线处理，能够在延时一定的时钟周期之后，以后的每一个时钟周期都产生一个输出数据，极大的提升了数据处理效率。(2)本专利技术采用VIVADOHLS实现STOLT插值的模块设计，实现了模块的软件化调试，提升了模块仿真速度，大大缩减了模块的调试时间。(3)本专利技术采用VIV本文档来自技高网...

【技术保护点】
1.一种STOLT插值实现方法，其特征在于，包括：S1、采用VIVADO HLS进行STOLT插值算法设计，得到STOLT插值算法；S2、将输入数据输入至所述STOLT插值算法，得到输出结果；S3、搭建测试平台，在所述测试平台中验证所述STOLT插值算法，得到验证结果；S4、判断所述验证结果和所述输出结果是否一致；若所述验证结果和所述输出结果不一致，则根据所述验证结果，再次执行步骤S1至S4；若所述验证结果和所述输出结果一致，则执行步骤S5、检验所述STOLT插值算法的时序，得到时序结果；S6、判断所述时序结果是否正确；若所述时序结果不正确，则根据所述时序结果，再次执行步骤S1至S6；若所述时序结果正确，则执行步骤S7、根据所述STOLT插值算法，生成相应的IP核，并将所述IP核添加到VIVADO中相对应的FPGA芯片的IP库中。

【技术特征摘要】
1.一种STOLT插值实现方法，其特征在于，包括：S1、采用VIVADOHLS进行STOLT插值算法设计，得到STOLT插值算法；S2、将输入数据输入至所述STOLT插值算法，得到输出结果；S3、搭建测试平台，在所述测试平台中验证所述STOLT插值算法，得到验证结果；S4、判断所述验证结果和所述输出结果是否一致；若所述验证结果和所述输出结果不一致，则根据所述验证结果，再次执行步骤S1至S4；若所述验证结果和所述输出结果一致，则执行步骤S5、检验所述STOLT插值算法的时序，得到时序结果；S6、判断所述时序结果是否正确；若所述时序结果不正确，则根据所述时序结果，再次执行步骤S1至S6；若所述时序结果正确，则执行步骤S7、根据所述STOLT插值算法，生成相应的IP核，并将所述IP核添加到VIVADO中相对应的FPGA芯片的IP库中。2.根据权利要求1所述的STOLT插值实现方法，其特征在于，所述将输入数据输入至STOLT插值算法，得到输出结果包括：获取雷达的系统参数；根据所述系统参数，计算距离向频率轴；根据stolt映射关系，将所述距离向频率轴映射回已知频率轴，计算待插值的频率坐标；若所述待插值的频率坐标在[0，NR]之间，则对所述待插值的频率坐标进行sinc插值，所述NR为距离向采样点；若所述待插值的频率坐标小于0，则输出所述输入数据的第一个数据；若所述待插值的频率坐标大于NR，则输出所述输入数据的最后一个数据。3.根据权利要求2所述的STOLT插值实现方法，其特征在于，所述对所述待插值的频率坐标进行sinc插值包括：获取所述待插值的频率坐标周围距离向的N个采样点的频率坐标；根据所述N个采样点的频率坐标生成对应的N个sinc函数值；将所述N个采样点的频率坐标和所述N个sinc函数值一一对应累乘相加，得到结果数据；输出所述结果数据。4.根据权利要求1至3任意一项所述的STOLT插值实现方法，其特征在于，所述输入数据的虚部采用[-127，128]锯齿波循环数据，实部为0。5.根据权利要求1至3任意一项所述的STOLT插值实现方法，其特征在于，在实现所述STOLT插值算法的过程中，将实现过程设置为数据流模式，初始化时间间隔为1。6.一种STOLT插值实现装置，其特征在于，包括：设计模块，用于采用VIVADOHLS...

【专利技术属性】
技术研发人员：周萱，喻忠军，王威，
申请(专利权)人：中国科学院电子学研究所，
类型：发明
国别省市：北京,11