基于最大延时子链与最小延时子链级联的APUF电路制造技术

本发明专利技术涉及信息安全技术领域，具体涉及基于最大延时子链与最小延时子链级联的APUF电路。APUF电路包括：阶跃信号产生器模块、上通路电路模块、下通路电路模块和仲裁器模块。上、下通路电路模块均由最大延时子链与最小延时子链级联构成。上、下通路电路模块中级联的最大延时子链数量与最小延时子链数量相同，并且上通路电路模块中级联的延时子链的总数量，与下通路电路模块中级联的延时子链的总数量相同。其中最大延时子链的仲裁器是与门，最小延时子链的仲裁器是或门。该抗攻击APUF电路增加了非线性，具有一定抗攻击能力、较高唯一性、以及与其他抗攻击方案相比稳定性下降较少的优点。

APUF Circuit Based on Cascade of Maximum Delay Subchain and Minimum Delay Subchain

【技术实现步骤摘要】
基于最大延时子链与最小延时子链级联的APUF电路
本专利技术涉及信息安全
，具体涉及基于最大延时子链与最小延时子链级联的APUF电路。
技术介绍
随着物联网与射频识别技术的发展，物与物、人与物之间需要进行大量的数据交互，如何轻量级的有效对物理实体进行身份认证是确保物联网系统安全性的基本问题。物理不可克隆函数(physicalunclonablefunction，PUF)提取集成电路制造过程中产生的不可控工艺偏差生成响应，由于其制造过程的工艺偏差具有不可避免及随机不可控的特点，每个芯片上的PUF产生的响应不同，可以被认为是“芯片指纹”。PUF的基本应用是生成秘钥和进行物理实体的认证，由于基于PUF的认证过程具有轻量级特点，其在物联网中的应用亦是PUF和物联网的研究热点。PUF一般被分为强PUF和弱PUF：强PUF的激励响应对数量与其电路的面积成指数级关系，而弱PUF的激励响应对数量与其电路面积成正比。故强PUF一般应用在轻量级认证过程中，而弱PUF一般应用在生成秘钥和身份标识中。仲裁器PUF(ArbiterPUF，APUF)是一种被广泛研究的强PUF，标准APUF电路的结构如图1所示。标准APUF电路包含阶跃信号产生器、延时子链、仲裁器。其中，延时子链构成两条信号通路，分别是上通路和下通路。阶跃信号产生器在标准APUF电路的首端，向延时子链的两条信号通路同时提供一个上升沿的阶跃信号；仲裁器在标准APUF电路的末端，接收延时子链的两条信号通路的输出信号。对于最终到达仲裁器的两路信号，由仲裁器来比较它们的快慢，当上通路的信号比下通路的信号先到达时，仲裁器输出1，否则输出0。延时子链由n级延时单元串联组成，各级延时单元的结构如图2所示，由两个二选一选择器组成。每级延时单元有上输入端口、下输入端口、上输出端口、下输出端口和激励输入端口；第1级延时单元的上输入端口、下输入端口分别接收阶跃信号；第n级延时单元的上输出端口、下输出端口均向仲裁器输出信号；其余各级延时单元的上输入端口、下输入端口分别连接上一级延时单元的上输出端口、下输出端口；各级延时单元的激励输入端口接收激励信号。每级延时单元中信号从输入端口到输出端口的具体路径由同时施加在两个二选一选择器上的激励信号Ci决定：当Ci为0时，上输入端口、下输入端口接收的信号以直线路径分别通过选择器到达上输出端口和下输入端口；当Ci为1时，上输入端口、下输入端口接收的信号以交叉路径分别通过选择器到达下输出端口和上输入端口。因此激励信号Ci可实现路径的重构，随着激励的变化，标准APUF电路可配置2n种路径。标准APUF电路中上下两条信号通路的电路结构是完全对称的，但是由于电路制造工艺，上下通路的延时会产生微小不可控的差异，导致上下两条信号通路的延时不同，因此仲裁器产生响应的过程就提取了电路制造过程的差异。又因为APUF到达仲裁器的路径是可以根据激励重构的，故n级的APUF有2n种激励响应对，所以APUF是一种强PUF。现在APUF的研究热点之一是安全性，因为APUF中上下通路的总延时是由各级延时线性叠加而成，所以能够对APUF建立一种简单的线性叠加的数学模型，攻击者只需要收集少部分激励响应对，再利用机器学习的算法学习得到线性模型的各个参数，此时攻击者已经可以使用软件模拟PUF的行为，相当于克隆了一份PUF电路，PUF不再拥有安全性，现有研究表明使用线性模型和进化策略算法在仅需要400个激励响应对的情况下就可以针对64级的APUF达到95％以上的攻击成功率。
技术实现思路
为解决现有技术中存在的问题，本专利技术提出基于最大延时子链与最小延时子链级联的APUF电路，提高APUF电路的抗建模攻击能力，面对机器学习建模攻击时，具有较高安全性。为解决上述技术问题，本专利技术提出以下技术方案：本专利技术提出的基于最大延时子链与最小延时子链级联的APUF电路，是一种抗攻击APUF电路，包括：阶跃信号产生器模块、上通路电路模块、下通路电路模块和仲裁器模块。其中，上通路电路模块为由最大延时子链和最小延时子链级联构成的上通路，下通路电路模块为由最大延时子链和最小延时子链级联构成的下通路。阶跃信号产生器模块向上通路电路模块、下通路电路模块同时提供阶跃信号，仲裁器模块接收经上通路传输的阶跃信号和经下通路传输的阶跃信号，仲裁器模块比较上下两通路输出信号的快慢，当上通路的输出信号比下通路的输出信号先到达时，仲裁器输出1，否则输出0，仲裁器模块的输出结果为APUF电路的输出信号。上通路电路模块中，阶跃信号的传输路径有两种：第一种路径是先通过最大延时子链再通过最小延时子链，第二种路径是先通过最小延时子链再通过最大延时子链；下通路电路模块中，阶跃信号的传输路径有两种：第一种路径是先通过最大延时子链再通过最小延时子链，第二种路径是先通过最小延时子链再通过最大延时子链。为保障PUF响应稳定性，上通路电路模块中级联的最大延时子链数量与最小延时子链数量相同，下通路电路模块中级联的最大延时子链数量与最小延时子链数量相同，并且上通路电路模块中级联的最大延时子链和最小延时子链的总数量，与下通路电路模块中级联的最大延时子链和最小延时子链的总数量相同。其中，最大延时子链的电路结构与标准APUF电路结构一致，包含延时子链、仲裁器。其中，延时子链由n级延时单元串联组成，每级延时单元有上输入端口、下输入端口、上输出端口、下输出端口和激励输入端口，延时子链构成两条信号通路，分别是第一通路和第二通路。上升沿的阶跃信号同时输入到延时子链的第一通路和第二通路，并最终输出到仲裁器。仲裁器是与门。当延时子链的第一通路和第二通路的信号全变为1时，仲裁器的输出才会为1，这说明当最慢的一个阶跃信号到达时，最大延时子链才会将输出置1，此时最大延时子链的整体延时为第一通路和第二通路中的最大延时。最小延时子链的电路结构与标准APUF电路结构一致，包含延时子链、仲裁器。其中，延时子链由n级延时单元串联组成，每级延时单元有上输入端口、下输入端口、上输出端口、下输出端口和激励输入端口。延时子链构成两条信号通路，分别是第三通路和第四通路。上升沿的阶跃信号同时输入到延时子链的第三通路和第四通路，并最终输出到仲裁器。仲裁器是或门。当延时子链的第三通路和第四通路中任意一路信号变为1时，仲裁器的输出都会为1，这说明当最快的一个信号到达时，最小延时子链才会将输出置1，此时最小延时子链的整体延时为第三通路和第四通路中的最小延时。并且，最大延时子链或最小延时子链的任意信号通路的延时大小，均由电路制造工艺产生的差异而决定，是不可预测的。在本专利技术提出的基于最大延时子链与最小延时子链级联的APUF电路中，最大延时子链与最小延时子链级联级数为k，每级延时子链由n级延时单元串联组成，因此整个抗攻击APUF电路中延时单元的总数为m＝k×n，其中k、m、n均为正整数，k为不小于2的偶数。进一步，仲裁器模块使用D触发器。在本专利技术提出的基于最大延时子链与最小延时子链级联的APUF电路中，其上下信号通路由最大延时子链和k级最小延时子链多级级联而成，而每个延时子链均有两条信号通路，因此最终输送到仲裁器模块中的两路信号在各延时子链中的实际路径有多种组合。而且，对于最大延时子链而言，其延时为子链的两条本文档来自技高网...

【技术保护点】
1.基于最大延时子链与最小延时子链级联的APUF电路，其特征在于：所述APUF电路，包括：阶跃信号产生器模块、上通路电路模块、下通路电路模块和仲裁器模块，其中，上通路电路模块为由最大延时子链和最小延时子链级联构成的上通路(X)，下通路电路模块为由最大延时子链和最小延时子链级联构成的下通路(Y)；阶跃信号产生器模块向上通路电路模块、下通路电路模块同时提供阶跃信号，仲裁器模块接收经上通路(X)传输的阶跃信号和经下通路(Y)传输的阶跃信号，仲裁器模块比较上下两通路输出信号的快慢，当上通路(X)的输出信号比下通路(Y)的输出信号先到达时，仲裁器输出1，否则输出0，仲裁器模块的输出结果为APUF电路的输出信号。

【技术特征摘要】
1.基于最大延时子链与最小延时子链级联的APUF电路，其特征在于：所述APUF电路，包括：阶跃信号产生器模块、上通路电路模块、下通路电路模块和仲裁器模块，其中，上通路电路模块为由最大延时子链和最小延时子链级联构成的上通路(X)，下通路电路模块为由最大延时子链和最小延时子链级联构成的下通路(Y)；阶跃信号产生器模块向上通路电路模块、下通路电路模块同时提供阶跃信号，仲裁器模块接收经上通路(X)传输的阶跃信号和经下通路(Y)传输的阶跃信号，仲裁器模块比较上下两通路输出信号的快慢，当上通路(X)的输出信号比下通路(Y)的输出信号先到达时，仲裁器输出1，否则输出0，仲裁器模块的输出结果为APUF电路的输出信号。2.根据权利要求1所述的基于最大延时子链与最小延时子链级联的APUF电路，其特征在于：所述上通路电路模块中，阶跃信号的传输路径有两种：第一种路径是先通过最大延时子链再通过最小延时子链，第二种路径是先通过最小延时子链再通过最大延时子链。3.根据权利要求1所述的基于最大延时子链与最小延时子链级联的APUF电路，其特征在于：所述下通路电路模块中，阶跃信号的传输路径有两种：第一种路径是先通过最大延时子链再通过最小延时子链，第二种路径是先通过最小延时子链再通过最大延时子链。4.根据权利要求1所述的基于最大延时子链与最小延时子链级联的APUF电路，其特征在于：上通路电路模块中级联的最大延时子链数量与最小延时子链数量相同，下通路电路模块中级联的最大延时子链数量与最小延时子链数量相同；并且，上通路电路模块中级联的延时子链的总数量与下通路电路模块中级联的延时子链的总数量相同。5.根据权利要求1至4中任意一项所述...

【专利技术属性】
技术研发人员：李冰，李正，陈帅，陈剑，淡富奎，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏,32