对CPU总线的数据信号加解扰的方法及装置制造方法及图纸

本发明专利技术公开了一种对CPU总线的数据信号加解扰的方法及装置，方法包括：第一加扰模块接收第一随机信号，其中，第一随机信号包括第一随机数；获取预存的与所述第一随机数匹配的加扰算法以及第一总线数据，使用所述加扰算法对所述第一总线数据进行加扰处理，并将所述加扰处理后的数据以及所述第一随机数作为第一总线信息进行发送；第一解扰模块接收第一总线信息；根据与第一随机数匹配的解扰算法对加扰处理后的数据进行解扰处理。本发明专利技术提供的对CPU总线的数据信号加解扰的方法及装置，增加了功耗数据的随机性及抗破解难度，提高了芯片抵抗功耗旁路攻击的能力。

Method and Device of Scrambling and Removing Data Signal of CPU Bus

【技术实现步骤摘要】
对CPU总线的数据信号加解扰的方法及装置
本专利技术是关于CPU总线上的数据传输方法，特别是关于一种对CPU总线的数据信号加解扰的方法及装置。
技术介绍
随着半导体技术和计算机技术的发展和广泛应用，CPU核越来越多地集成到各种SOC芯片中，但随着半导体反向开发技术手段的提升，芯片很容易受到破解和攻击。受利益驱使，电力、金融等领域的密码芯片首当其冲成了被攻击对象。旁路攻击(sidechannelattack)是芯片攻击的主要方法。旁路攻击是指通过探测和分析芯片工作过程中产生的非功能性的信息，发现这些信息与完成正常功能过程中所需的敏感信息之间的联系，并最终推测出敏感信息的过程。这些非功能性的信息通常包括执行时间、功耗曲线、电磁辐射、光辐射和声辐射等。在旁路攻击技术中功耗攻击是最有威胁的一种，其原理是利用芯片运算过程中暴露的功耗信息，来推测算法秘钥。CPU是密码芯片的控制单元，CPU执行程序过程中产生的功耗包含了大量的旁路信息，基于此，本申请的专利技术人发现，功耗与总线上传输的数据有直接的对应关系，这些信息如果不加以防护，很容易被攻击者采集用来做分析，进而导致敏感信息的泄露。公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
技术实现思路
本专利技术的目的在于提供一种对CPU总线的数据信号加解扰的方法及装置，其能够保护总线上数据传输的功耗信息。为实现上述目的，本专利技术提供了一种对CPU总线的数据信号加解扰的方法，包括：第一加扰模块接收第一随机信号，其中，所述第一随机信号包括第一随机数；所述第一加扰模块获取预存的与所述第一随机数匹配的加扰算法以及第一总线数据，使用所述加扰算法对所述第一总线数据进行加扰处理，并将所述加扰处理后的数据以及所述第一随机数作为第一总线信息进行发送；第一解扰模块接收所述第一总线信息；以及所述第一解扰模块根据与所述第一随机数匹配的解扰算法对所述加扰处理后的数据进行解扰处理。在一优选的实施方式中，所述第一总线信息还包括控制信息；所述方法还包括：所述第一解扰模块根据所述控制信息判断所述解扰处理后的数据是否为待传输的数据，若是所述待传输的数据，则根据所述控制信息对所述待传输的数据进行相应的处理。在一优选的实施方式中，在所述第一解扰模块根据所述控制信息判断所述解扰处理后的数据是否为待传输的数据之后，还包括：若不是所述待传输的数据，则丢弃该数据。在一优选的实施方式中，与所述第一随机数匹配的加扰算法包括：对预设位数的数据进行取反，其他位数的数据不做处理。为实现上述目的，本专利技术提供了对CPU总线的数据信号加解扰的装置，所述装置包括：第一加扰模块，设置于CPU上，所述第一加扰模块接收第一随机信号，其中，所述第一随机信号包括第一随机数；获取预存的与所述第一随机数匹配的加扰算法以及第一总线数据，使用所述加扰算法对所述第一总线数据进行加扰处理，将所述加扰处理后的数据以及所述第一随机数作为第一总线信息进行发送；第一解扰模块，设置于与CPU进行数据传输的从设备上，所述第一解扰模块接收所述总线信息；根据与所述第一随机数匹配的解扰算法对所述加扰处理后的数据进行解扰处理。在一优选的实施方式中，所述第一总线信息还包括控制信息；所述第一解扰模块用于根据所述控制信息判断所述解扰处理后的数据是否为待传输的数据，若是所述待传输的数据，则根据所述控制信息对所述待传输的数据进行相应的处理在一优选的实施方式中，所述第一解扰模块用于在所述解扰处理后的数据不是所述待传输的数据时，丢弃该数据。为实现上述目的，本专利技术提供了对CPU总线的数据信号加解扰的装置，所述装置包括：第二加扰模块，设置于与CPU进行数据传输的从设备上，所述第二加扰模块接收第二随机信号，其中，所述第二随机信号包括第二随机数；获取预存的与所述第二随机数匹配的加扰算法以及第二总线数据，使用所述加扰算法对所述第二总线数据进行加扰处理，将所述加扰处理后的数据以及所述第二随机数作为第二总线信息进行发送；第二解扰模块，设置于CPU上，所述第二解扰模块接收所述第二总线信息；根据与所述第二随机数匹配的解扰算法对所述加扰处理后的数据进行解扰处理。在一优选的实施方式中，所述第二总线信息还包括控制信息；所述第二解扰模块用于根据所述控制信息判断所述解扰处理后的数据是否为待传输的数据，若是所述待传输的数据，则根据所述控制信息对所述待传输的数据进行相应的处理。在一优选的实施方式中，所述第二解扰模块用于在所述解扰处理后的数据不是所述待传输的数据时，丢弃该数据。与现有技术相比，根据本专利技术的对CPU总线的数据信号加解扰的方法及装置，在第一随机信号的控制下，无论总线是否有数据正在传输，随机选取一种算法对总线数据做加扰处理，在总线上传输加扰处理后的数据。数据接收端使用与加扰算法对应的逆算法，对数据进行解扰处理。在多种加扰算法中随机挑选，增加了功耗数据的随机性及抗破解难度，提高了芯片抵抗功耗旁路攻击的能力。附图说明图1是根据本专利技术一实施方式的对CPU总线的数据信号加解扰的方法的流程图。图2是根据本专利技术一实施方式的对CPU总线的数据信号加解扰的系统的结构示意图。具体实施方式下面结合附图，对本专利技术的具体实施方式进行详细描述，但应当理解本专利技术的保护范围并不受具体实施方式的限制。除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。实施例1如图1所示，根据本专利技术一优选实施方式的对CPU总线的数据信号加解扰的方法的流程图，包括步骤S1-S5。步骤S1，第一加扰模块接收第一随机信号，其中，所述第一随机信号包括第一随机数，其中，第一随机数为N位比特信号。步骤S2，第一加扰模块获取预存的与所述第一随机数匹配的加扰算法以及第一总线数据，使用所述加扰算法对所述数据进行加扰处理，并将所述加扰处理后的数据以及所述第一随机数作为第一总线信息进行发送。其中，加扰算法可以包括M种，M＝2N。具体的，若N＝1，则有2种加扰算法，即M＝2；若N＝2，则有4种加扰算法，即M＝4；若N＝3，则有8种加扰算法，即M＝8；若N＝4，则有16种加扰算法，即M＝16；若N＝5，则有32种加扰算法，即M＝32。具体的，与所述第一随机数匹配的加扰算法可以包括：对预设位数的数据进行取反，其他位数的数据不做处理。步骤S3，第一解扰模块接收所述第一总线信息。步骤S4，第一解扰模块根据与所述第一随机数匹配的解扰算法对所述加扰处理后的数据进行解扰处理。其中，第一解扰模块中预存有与加扰算法以及第一随机数对应的解扰算法。第一解扰模块根据接收到的第一随机数，使用与第一随机数对应的解扰算法，对所述加扰处理后的数据进行解扰处理。在一种实现方式中，所述第一总线信息还包括控制信息。本实施例中的方法还包括：步骤S5以及步骤S6。步骤S5，第一解扰模块根据所述控制信息判断所述解扰处理后的数据是否为待传输的数据，若是所述待传输的数据，则根据所述控制信息对所述待传输的数据进行相应的处理。步骤S6，若不是所述待传输的数据，则丢弃该数据。控制信息中存储有标识，第一解扰模块可以根据控制信息中本文档来自技高网...

【技术保护点】
1.一种对CPU总线的数据信号加解扰的方法，其特征在于，包括：第一加扰模块接收第一随机信号，其中，所述第一随机信号包括第一随机数；所述第一加扰模块获取预存的与所述第一随机数匹配的加扰算法以及第一总线数据，使用所述加扰算法对所述第一总线数据进行加扰处理，并将所述加扰处理后的数据以及所述第一随机数作为第一总线信息进行发送；第一解扰模块接收所述第一总线信息；以及所述第一解扰模块根据与所述第一随机数匹配的解扰算法对所述加扰处理后的数据进行解扰处理。

【技术特征摘要】
1.一种对CPU总线的数据信号加解扰的方法，其特征在于，包括：第一加扰模块接收第一随机信号，其中，所述第一随机信号包括第一随机数；所述第一加扰模块获取预存的与所述第一随机数匹配的加扰算法以及第一总线数据，使用所述加扰算法对所述第一总线数据进行加扰处理，并将所述加扰处理后的数据以及所述第一随机数作为第一总线信息进行发送；第一解扰模块接收所述第一总线信息；以及所述第一解扰模块根据与所述第一随机数匹配的解扰算法对所述加扰处理后的数据进行解扰处理。2.根据权利要求1所述的方法，其特征在于，所述第一总线信息还包括控制信息；所述方法还包括：所述第一解扰模块根据所述控制信息判断所述解扰处理后的数据是否为待传输的数据，若是所述待传输的数据，则根据所述控制信息对所述待传输的数据进行相应的处理。3.根据权利要求2所述的方法，其特征在于，在所述第一解扰模块根据所述控制信息判断所述解扰处理后的数据是否为待传输的数据之后，还包括：若不是所述待传输的数据，则丢弃该数据。4.根据权利要求1所述的方法，其特征在于，与所述第一随机数匹配的加扰算法包括：对预设位数的数据进行取反，其他位数的数据不做处理。5.一种对CPU总线的数据信号加解扰的装置，其特征在于，所述装置包括：第一加扰模块，设置于CPU上，所述第一加扰模块接收第一随机信号，其中，所述第一随机信号包括第一随机数；获取预存的与所述第一随机数匹配的加扰算法以及第一总线数据，使用所述加扰算法对所述第一总线数据进行加扰处理，将所述加扰处理后的数据以及所述第一随机数作为第一总线信息进行发送；第一解扰模块，设...

【专利技术属性】
技术研发人员：张茜歌，燕雪松，刘亮，任延飞，
申请(专利权)人：北京智芯微电子科技有限公司，国网信息通信产业集团有限公司，国家电网有限公司，
类型：发明
国别省市：北京,11