半导体压力传感器制造技术

本发明专利技术得到即使是薄的隔膜也难以破损且容易处理的半导体压力传感器。在第1半导体衬底(1)的表面形成有具有空腔(4)的氧化膜(2)。隔着氧化膜(2)将第2半导体衬底(3)贴合于第1半导体衬底(1)。第2半导体衬底(3)在空腔(4)之上具有隔膜(5)。在隔膜(5)的区域内，在第1半导体衬底(1)的表面没有形成凹部。在隔膜(5)的外周，在氧化膜(2)形成有应力缓和槽(6)。

Semiconductor pressure sensor

【技术实现步骤摘要】
半导体压力传感器
本专利技术涉及对气压等进行测量的隔膜型的半导体压力传感器。
技术介绍
当前，在隔膜的区域内，在衬底表面形成凹部而作为空腔(例如，参照专利文献1)。专利文献1：日本特开2011-237364号公报如果在衬底表面形成凹部，则隔膜的下方的空腔的高度变高。因此，隔膜的弯曲量变大，有时大于或等于破坏强度的应力会施加于隔膜。因此，存在如果是薄的隔膜，则容易破损，难以进行处理的问题。
技术实现思路
本专利技术就是为了解决上述课题而提出的，其目的在于，得到即使是薄的隔膜也难以破损且容易处理的半导体压力传感器。本专利技术涉及的半导体压力传感器的特征在于，具备：第1半导体衬底，其具有表面；氧化膜，其形成于所述第1半导体衬底的所述表面之上，具有空腔；第2半导体衬底，其隔着所述氧化膜而贴合于所述第1半导体衬底，在所述空腔之上具有隔膜；以及压电元件，其形成于所述隔膜，在所述隔膜的区域内，在所述第1半导体衬底的所述表面没有形成凹部，在所述隔膜的外周，在所述氧化膜形成有应力缓和槽。专利技术的效果在本专利技术中，在隔膜的区域内，没有在作为隔膜的止动件起作用的第1半导体衬底的表面形成凹部，因此空腔的高度由氧化膜的膜厚决定。通过对氧化膜的膜厚进行调整，从而能够简单地对空腔的高度进行设定，以使得不向隔膜施加大于或等于破坏强度的应力。另外，通过在隔膜的外周，在氧化膜形成应力缓和槽，从而能够降低翘曲量。由此，能够得到即使是薄的隔膜也难以破损且容易处理的半导体压力传感器。附图说明图1是表示实施方式1涉及的半导体压力传感器的俯视图。图2是沿图1的I-II的剖视图。图3是表示实施方式1涉及的半导体压力传感器的制造方法的剖视图。图4是表示实施方式1涉及的半导体压力传感器的制造方法的剖视图。图5是表示对比例涉及的半导体压力传感器的俯视图。图6是沿图5的I-II的剖视图。图7是表示实施方式1涉及的半导体应力传感器的变形例的俯视图。图8是表示实施方式2涉及的半导体压力传感器的俯视图。图9是沿图8的I-II的剖视图。图10是表示实施方式2涉及的半导体压力传感器的制造方法的剖视图。图11是表示实施方式2涉及的半导体压力传感器的制造方法的剖视图。图12是表示实施方式2涉及的半导体压力传感器的制造方法的剖视图。图13是表示实施方式3涉及的半导体压力传感器的俯视图。图14是沿图13的I-II的剖视图。图15是表示实施方式3涉及的半导体压力传感器的制造方法的剖视图。图16是表示实施方式3涉及的半导体压力传感器的制造方法的剖视图。图17是表示实施方式3涉及的半导体压力传感器的制造方法的剖视图。标号的说明1硅衬底(第1半导体衬底)，2硅氧化膜(氧化膜)，3硅衬底(第2半导体衬底)，4空腔，5隔膜，6应力缓和槽，7压电元件，11空腔扩展室，14压力导入孔具体实施方式参照附图，对实施方式涉及的半导体压力传感器进行说明。对相同或对应的结构要素标注相同标号，有时省略重复说明。实施方式1.图1是表示实施方式1涉及的半导体压力传感器的俯视图。图2是沿图1的I-II的剖视图。在硅衬底1的表面形成有硅氧化膜2。硅氧化膜2在硅衬底1的中央部具有开口。硅衬底3隔着硅氧化膜2而贴合于硅衬底1。由硅衬底1和硅衬底3夹着的硅氧化膜2的开口为空腔4。将这样的结构称为空腔SOI晶片。处于空腔4之上的硅衬底3为隔膜5。空腔4及隔膜5在俯视观察时为四边形。在该隔膜5的区域内，在硅衬底1的表面没有形成凹部。在隔膜5的外周，在硅氧化膜2形成有应力缓和槽6。在隔膜5的4个边分别形成有压电元件7。压电元件7通过扩散配线8和金属配线9进行了惠斯通电桥接线。如果隔膜5的弯曲量由于压力变化而发生变化，则由于对在隔膜5的4个边配置的压电元件7施加的应力变化，而使压电元件7的扩散值发生变化。因此，能够将压力变化作为电压值变化而输出。由于在真空中将硅衬底1和硅衬底3贴合，因此空腔4为真空室。成为其真空度为压力变化的基准的绝对压力传感器。能够通过隔膜5的厚度和面积对相对于压力变化的检测灵敏度进行控制。隔膜5的厚度为硅衬底3的厚度。隔膜5的面积为空腔4的面积。在硅衬底3之上形成有保护膜10。图3及图4是表示实施方式1涉及的半导体压力传感器的制造方法的剖视图。如图3所示，在硅衬底1的表面形成硅氧化膜2。在芯片中央部对硅氧化膜2进行蚀刻而形成空腔4，在芯片外周部对硅氧化膜2进行蚀刻而形成应力缓和槽6。然后，如图4所示，在真空中隔着硅氧化膜2将硅衬底1和硅衬底3贴合而接合。由此，空腔4成为真空室。以使得硅衬底3成为所期望的厚度的方式进行研磨，形成隔膜5。然后，如图2所示，将杂质注入至硅衬底3，进行退火处理而形成作为扩散电阻的压电元件7。通过扩散配线8及金属配线9对压电元件7进行惠斯通电桥接线。最后，在硅衬底3之上形成保护膜10。接着，与对比例进行比较而说明本实施方式的效果。图5是表示对比例涉及的半导体压力传感器的俯视图。图6是沿图5的I-II的剖视图。在对比例中，在对硅衬底100的背面进行了研磨后，通过从背面进行的蚀刻而形成隔膜101。由于该研磨量和蚀刻量的面内波动，隔膜101的厚度产生波动。如果考虑到波动，则该厚度的极限为20μm左右。另外，在设为绝对压力传感器的情况下需要在硅衬底100的背面对玻璃102进行阳极接合而形成真空室，制造工艺复杂。相对于此，在本实施方式中，将隔着硅氧化膜2而贴合于硅衬底1的硅衬底3作为隔膜5。通过硅衬底3的背面研磨，能够使隔膜5面内波动少且形成得薄。另外，空腔4的下部的硅衬底1作为隔膜5的止动件起作用，对隔膜5的弯曲量进行限制。由于在硅衬底1的表面没有形成凹部，因此空腔4的高度由硅氧化膜2的膜厚决定。该空腔4的高度决定隔膜5的相对于压力变化的可动范围。通过对硅氧化膜2的膜厚进行调整，从而能够简单地对空腔4的高度进行设定，以使得不向隔膜5施加大于或等于破坏强度的应力。例如，在绝对压力型的1个气压的传感器的情况下，如果将隔膜5设为400μm见方、10μm厚，则通过将空腔4的高度设为1.5μm左右，从而在施加5个气压左右的压力时，隔膜5与硅衬底1接触而作为止动件起作用。但是，由于空腔4的高度与硅氧化膜2的膜厚相同，因此如果使硅氧化膜2变厚则空腔SOI晶片整体的翘曲量变大。存在如下等问题，即，如果翘曲量大则无法进行晶片的输送，为了对晶片翘曲量进行控制，晶片工艺变得复杂。因此，通过在隔膜5的外周，在硅氧化膜2设置应力缓和槽6，从而能够降低翘曲量。例如，应力缓和槽6的宽度为1μm，应力缓和槽6和空腔4的距离为300μm。但是，硅氧化膜2只要在芯片外周部是分离的即可，因此应力缓和槽6的宽度也可以比1μm窄。由此，能够得到即使是薄的隔膜5也难以破损且容易处理的半导体压力传感器。图7是表示实施方式1涉及的半导体应力传感器的变形例的俯视图。在图1中以芯片为单位设置了应力缓和槽6，但也可以如图3所示在相邻芯片连续配置应力缓和槽6。由此，能够进一步降低晶片翘曲量。实施方式2.图8是表示实施方式2涉及的半导体压力传感器的俯视图。图9是沿图8的I-II的剖视图。在隔膜5的区域外，在硅衬底1的表面形成有空腔扩展室11。空腔扩展室11是在硅衬底1的表面形成的凹部。空腔扩展室11经由扩展室导入孔12连接于空腔4。图10至图12是本文档来自技高网...

【技术保护点】
1.一种半导体压力传感器，其特征在于，具备：第1半导体衬底，其具有表面；氧化膜，其形成于所述第1半导体衬底的所述表面之上，具有空腔；第2半导体衬底，其隔着所述氧化膜而贴合于所述第1半导体衬底，在所述空腔之上具有隔膜；以及压电元件，其形成于所述隔膜，在所述隔膜的区域内，在所述第1半导体衬底的所述表面没有形成凹部，在所述隔膜的外周，在所述氧化膜形成有应力缓和槽。

【技术特征摘要】
2018.03.05 JP 2018-0388301.一种半导体压力传感器，其特征在于，具备：第1半导体衬底，其具有表面；氧化膜，其形成于所述第1半导体衬底的所述表面之上，具有空腔；第2半导体衬底，其隔着所述氧化膜而贴合于所述第1半导体衬底，在所述空腔之上具有隔膜；以及压电元件，其形成于所述隔膜，在所述隔膜...

【专利技术属性】
技术研发人员：佐藤公敏，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP