顶栅结构及其制备方法、阵列基板、显示设备技术

本发明专利技术实施例提供一种顶栅结构及其制备方法、阵列基板、显示设备。顶栅结构包括栅绝缘层以及形成于所述栅绝缘层之上的栅极层，所述栅极层覆盖部分栅绝缘层，将另一部分栅绝缘层暴露形成栅绝缘层凸部，其特征在于，还包括形成于所述栅极层之上的补偿层，所述补偿层将所述栅绝缘层凸部覆盖；本发明专利技术有效降低DGS不良，提升产品良率。

Top grid structure and its preparation method, array substrate and display equipment

【技术实现步骤摘要】
顶栅结构及其制备方法、阵列基板、显示设备
本专利技术涉及显示
，具体涉及一种顶栅结构及其制备方法、阵列基板、显示设备。
技术介绍
目前AMOLED(Active-matrixorganiclight-emittingdiode，中译：有源矩阵有机发光二极体或主动矩阵有机发光二极体)产品正向着高清、大尺寸和高刷新频率进行。这就对AMOLED驱动电路的TFT有了更高的要求。目前用于AMOLED驱动电路的TFT结构主要有蚀阻挡层结构(ESL)、顶栅结构(TopGate)、背沟道刻蚀结构(BCE)。其中TopGate能够有效的降低寄生电容，刷新频率更好；沟道更短，尺寸更小，更能满足AMOLED发展的需要，故TopGate结构是未来研发的一个重点方向。顶栅结构薄膜晶体管技术中薄膜晶体管栅极与源漏极层(SD)无重叠，因此寄生电容非常低，同时由于布局灵活，所以在高分辨率、高刷新率、窄边框、低功耗的大尺寸OLED产品应用方面更具优势。然而，现有技术的顶栅结构中，在层间电介质层(InterLayerDielectrics)与源漏极层(SD)的交叠处会出现褶皱，导致栅极层(Gate)与源漏极层(SD)之间的层间电介质层由于覆盖能力差导致厚度变薄，这种褶皱在源漏极层沉积后会形成类似尖端现象，引发电流聚集从而引起Heating(避雷针作用)，在层间电介质层最薄的区域发生相对较高的发热现象，发热引起层间电介质层空隙变大或者引起应力部分变形，导致发生DGS(DataGateShort，栅线和数据线短接)不良。
技术实现思路
本专利技术实施例所要解决的技术问题是，提供一种顶栅结构及其制备方法、阵列基板、显示设备，有效降低DGS不良，提升产品良率。为了解决上述技术问题，本专利技术实施例提供了一种顶栅结构，包括栅绝缘层以及形成于所述栅绝缘层之上的栅极层，所述栅极层覆盖部分栅绝缘层，将另一部分栅绝缘层暴露形成栅绝缘层凸部，还包括形成于所述栅极层之上的补偿层，所述补偿层将所述栅绝缘层凸部覆盖。可选地，所述补偿层的材质为金属氧化物。可选地，所述栅极层的材质为金属。可选地，还包括形成于所述补偿层之上的层间电介质层。可选地，还包括形成于所述层间电介质层之上的源漏极层。可选地，所述补偿层的厚度为0.1um-1um。本专利技术实施例还提供了一种阵列基板，包括前述顶栅结构。本专利技术实施例还提供了一种显示设备，包括前述的阵列基板。为了解决上述技术问题，本专利技术实施例还提供了一种顶栅结构的制备方法，包括：形成栅绝缘层；在所述栅绝缘层之上形成栅极层，所述栅极层覆盖部分栅绝缘层，将另一部分栅绝缘层暴露形成栅绝缘层凸部；在栅极层之上形成覆盖所述栅绝缘层凸部的补偿层。可选地，所述在栅极层之上形成覆盖所述栅绝缘层凸部的补偿层，包括：通过阳极氧化工艺将部分栅极层氧化，使氧化后的部分栅极层向外延伸覆盖所述栅绝缘层凸部，形成所述补偿层。本专利技术实施例提供了一种顶栅结构及其制备方法、阵列基板、显示设备，通过在栅极层之上形成补偿层，补偿栅绝缘层与栅极层存在的长度差，即使补偿层将栅绝缘层凸部覆盖，从而消除层间电介质层与源漏极层交叠处的褶皱，改善栅极层与源漏极层之间的搭接形貌，有效降低DGS(DataGateShort，栅线和数据线短接)不良，提升产品良率。当然，实施本专利技术的任一产品或方法并不一定需要同时达到以上所述的所有优点。本专利技术的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本专利技术而了解。本专利技术实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本专利技术技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本专利技术的技术方案，并不构成对本专利技术技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本
技术实现思路
。图1为现有顶栅结构的结构示意图；图2为本专利技术实施例顶栅结构的结构示意图；图3为本专利技术实施例形成栅绝缘层后的示意图；图4为本专利技术实施例形成栅极层后的示意图；图5为本专利技术实施例形成层间电介质层后的示意图；图6为本专利技术实施例形成源漏极层后的示意图。附图标记说明:1—栅绝缘层；2—栅极层；3—层间电介质层；4—源漏极层；5—栅绝缘层凸部；6—褶皱；7—补偿层。具体实施方式下面结合附图和实施例对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。图1为现有顶栅结构的结构示意图。如图1所示，现有顶栅结构包括栅绝缘层1、形成于栅绝缘层1之上的栅极层2、形成于栅极层2之上的层间电介质层3以及形成于层间电介质层3之上的源漏极层4，在层间电介质层3与源漏极层4的交叠处存在褶皱6。经本申请专利技术人研究发现，现有顶栅结构为了减低TFT阈值电压的均匀性易受短沟道效应影响的问题，在顶栅结构的氧化物薄膜晶体管制备过程中，要保证栅绝缘层1的长度比栅极层2的长度长，即栅极层2覆盖部分栅绝缘层1，将另一部分栅绝缘层1暴露形成栅绝缘层凸部5。栅绝缘层凸部5是导致层间电介质层3与源漏极层4的交叠处形成褶皱6的原因。褶皱6会导致栅极层2与源漏极层4之间的层间电介质层3由于覆盖能力差导致厚度变薄，这种褶皱6在源漏极层4沉积后会形成类似尖端现象，引发电流聚集从而引起Heating(避雷针作用)，在层间电介质层3最薄的区域发生相对较高的发热现象，发热引起层间电介质层3空隙变大或者应力部分变形，容易发生DGS不良。图2为本专利技术实施例顶栅结构的结构示意图。如图2所示，本专利技术实施例提供一种顶栅结构，包括栅绝缘层1以及形成于栅绝缘层1之上的栅极层2，栅极层2覆盖部分栅绝缘层1，将另一部分栅绝缘层1暴露形成栅绝缘层凸部5，即栅绝缘层1的长度比栅极层2的长度长。本专利技术实施例的顶栅结构还包括补偿层7，补偿层7形成于栅极层2之上，将栅绝缘层凸部5覆盖，补偿栅绝缘层1与栅极层2存在的长度差，从而消除层间电介质层与源漏极层交叠处的褶皱，改善栅极层与源漏极层之间的搭接形貌，有效降低DGS不良，提升产品良率。第一实施例下面通过本实施例顶栅结构的制备过程进一步说明本实施例的技术方案。图2～6为本实施例顶栅结构制备过程的示意图。顶栅结构的制备过程包括：(1)形成栅绝缘层。形成栅绝缘层包括：在基底上形成有源层，在有源层之上形成覆盖有源层的栅绝缘层1，如图3所示。(2)形成栅极层。形成栅极层包括：在形成前述图案的基底上，沉积第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成设置在栅绝缘层1上的栅极层2。其中，栅极层2覆盖部分栅绝缘层1，将另一部分栅绝缘层1暴露形成栅绝缘层凸部5，即栅绝缘层1的长度比栅极层2的长度长。如图4所示。实施例中，栅极层2的材质为金属，比如，栅极层2的材质为铝、铜等。(3)形成补偿层。形成补偿层包括：在形成前述图案的基底上，通过阳极氧化工艺将部分栅极层2氧化，使氧化后的部分栅极层向外延伸覆盖栅绝缘层凸部5，形成补偿层7。具体地，以栅极层2的材质为铝，补偿层7的材质为氧化铝为例。在形成前述图案的基底上，将部分栅极层2进行阳极氧化包括：配制阳极氧化所需要的电解液，电解液为酒本文档来自技高网...

【技术保护点】
1.一种顶栅结构，包括栅绝缘层以及形成于所述栅绝缘层之上的栅极层，所述栅极层覆盖部分栅绝缘层，将另一部分栅绝缘层暴露形成栅绝缘层凸部，其特征在于，还包括形成于所述栅极层之上的补偿层，所述补偿层将所述栅绝缘层凸部覆盖。

【技术特征摘要】
1.一种顶栅结构，包括栅绝缘层以及形成于所述栅绝缘层之上的栅极层，所述栅极层覆盖部分栅绝缘层，将另一部分栅绝缘层暴露形成栅绝缘层凸部，其特征在于，还包括形成于所述栅极层之上的补偿层，所述补偿层将所述栅绝缘层凸部覆盖。2.根据权利要求1所述的顶栅结构，其特征在于，所述补偿层的材质为金属氧化物。3.根据权利要求1所述的顶栅结构，其特征在于，所述栅极层的材质为金属。4.根据权利要求1所述的顶栅结构，其特征在于，还包括形成于所述补偿层之上的层间电介质层。5.根据权利要求4所述的顶栅结构，其特征在于，还包括形成于所述层间电介质层之上的源漏极层。6.根据权利要求1所述的顶栅结构，其特征在于，...

【专利技术属性】
技术研发人员：宋威，赵策，丁远奎，王明，金憘槻，胡迎宾，王庆贺，李伟，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11