【技术实现步骤摘要】
一种NVDIMM
本技术涉及存储器领域，且涉及一种实现NVDIMMDDR4控制器的装置。更具体地，本技术涉及一种使用仅支持DDR3的FPGA实现NVDIMMDDR4控制器的装置。
技术介绍
NVDIMM(Non-VolatileDualInlineMemoryModule，非易失性双列直插内存模块)是一种非易失性的新型内存，它主要由DRAM、NVDIMM控制器、NANDFlash和超级电容组成。NVDIMM控制器可通过FPGA或ASIC实现，目前以FPGA实现为主。当Host/CPU正常工作时，NVDIMM控制器可作为普通的RDIMM被Host/CPU访问。而当Host/CPU出现异常或掉电时，NVDIMM控制器会将DRAM中的数据备份到NANDFlash中，此时，NVDIMM由超级电容供电。当Host/CPU重新上电时，NVDIMM控制器将备份在NANDFlash中的数据恢复到DRAM中，同时给超级电容充电。在使用FPGA实现NVDIMM控制器时，需要考虑FPGA的接口属性和尺寸。以DDR4的NVDIMM为例，FPGA需要支持SSTL12接口属性，以与DRAM进...
【技术保护点】
1.一种NVDIMM，该NVDIMM包括NVDIMM DDR4控制器、NAND Flash以及支持DDR4的DRAM，其特征在于，该NVDIMM DDR4控制器通过仅支持DDR3的FPGA来实现，该仅支持DDR3的FPGA控制支持DDR4的DRAM，其中：FPGA的第一存储库地址BA[0]管脚与DRAM的第一存储库地址BA[0]管脚连接，FPGA的第二存储库地址BA[1]管脚与DRAM的第二存储库地址BA[1]管脚连接，FPGA的第三存储库地址BA[2]管脚与DRAM的第一存储库组BG[0]管脚连接，FPGA的列选通CAS_n管脚与DRAM的第二存储库组BG[1]管脚连接，...
【技术特征摘要】
1.一种NVDIMM，该NVDIMM包括NVDIMMDDR4控制器、NANDFlash以及支持DDR4的DRAM，其特征在于，该NVDIMMDDR4控制器通过仅支持DDR3的FPGA来实现，该仅支持DDR3的FPGA控制支持DDR4的DRAM，其中：FPGA的第一存储库地址BA[0]管脚与DRAM的第一存储库地址BA[0]管脚连接，FPGA的第二存储库地址BA[1]管脚与DRAM的第二存储库地址BA[1]管脚连接，FPGA的第三存储库地址BA[2]管脚与DRAM的第一存储库组BG[0]管脚连接，FPGA的列选通CAS_n管脚与DRAM的第二存储库组BG[1]管脚连接，FPGA的行选通RAS_n管脚与DRAM的激活命令ACT_n管脚连接，FPGA的写使能WE_n管脚与DRAM的校验Parity管脚连接，FPGA的第十六位至第十四位地址A[16:14]管脚分别与DRAM的第十六位至第十四位地址A[16:14]管脚连接，FPGA的另外的管脚与DRAM的另外的管脚一一对应连接；DRAM的激活命令ACT_n管脚，仅在FPGA内的行选通RAS_n管脚、列选通CAS_n管脚、写使能WE_n管脚的值分别为逻辑低L、逻辑高H、逻辑高H时，所述DRAM的激活命令ACT_n管脚接收来自FPGA的行选通RAS_n管脚的逻辑低L，且在FPGA的行选通RAS_n管脚、列选通CAS_n管脚、写使能WE_n管脚为另外的值时，所述DRAM的激活命令ACT_n管脚接收来自FPGA的行选通RAS_n管脚输出逻辑高H，且FPGA的行选通RAS_n管脚、列选通CAS_n管脚、写使能WE_n管脚的值分别被复用到FPGA的第十六位至第十四位地址A[16:14]管脚且复用后的值通过FPGA的第十六位至第十四位地址A[16:14]管脚被输出至DRAM的第十六位至第十四位地址A[16:14]管脚；以及DRAM的BG[0]管脚，通过FPGA中的第三存储库地址BA[2]管...
【专利技术属性】
技术研发人员：周小锋，江喜平，贾雪绒，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：新型
国别省市：陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。