移位寄存器单元及驱动方法、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器单元及驱动方法、栅极驱动电路及显示装置。该移位寄存器单元包括第一节点控制电路、下拉控制电路、上拉控制电路、输出电路、下拉电路和复位电路。本发明专利技术实施例通过设置下拉控制电路，且下拉控制电路能够在输出复位阶段，控制下拉节点的电位为有效电压，在显示周期包括的除了输出复位阶段之外的其他阶段，控制所述下拉节点的电位为无效电压，从而避免下拉模块的长期处于高压应力状态，降低了下拉模块中开关元件正漂的可能性，从而降低了造成显示异常的可能性，有利于提高显示稳定性。

Shift Register Unit and Driving Method, Gate Driving Circuit and Display Device

【技术实现步骤摘要】
移位寄存器单元及驱动方法、栅极驱动电路及显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器单元及驱动方法、栅极驱动电路及显示装置。
技术介绍
在显示行业中，为了降低了显示面板的制作成本，越来越多的栅极驱动电路采用阵列基板行驱动(GateDriveronArray，简称GOA)技术，即将栅极开关电路集成在显示面板的阵列基板上，采用GOA技术的栅极驱动电路中。现有GOA电路通过下拉模块实现输出电平的下拉，然而下拉模块处于高电平的时间过长，会造成下拉管模块的下拉管一直处于正向电压应力状态(正向Stress)，容易造成阈值电压Vth正漂，造成下拉模块下拉不彻底，导致显示异常。
技术实现思路
本专利技术实施例提供一种移位寄存器单元及驱动方法、栅极驱动电路及显示装置，以解决现有移位寄存器单元下拉不彻底可能导致显示异常的问题。第一方面，本专利技术实施例提供了一种移位寄存器单元，包括：第一节点控制电路，分别与输入端、第一节点、进位输出端、第一电压端和复位端电连接，用于在输入信号、进位输出信号和复位信号的控制下，控制所述第一节点的电位；下拉控制电路，分别与所述进位输出端、所述第一节点、第三节点、本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，其特征在于，包括：第一节点控制电路，分别与输入端、第一节点、进位输出端、第一电压端和复位端电连接，用于在输入信号、进位输出信号和复位信号的控制下，控制所述第一节点的电位；下拉控制电路，分别与所述进位输出端、所述第一节点、第三节点、进位复位端、下拉节点、第一时钟信号端和第一电压端连接，用于在所述第一节点的电位、所述进位输出信号和第一时钟信号的控制下，控制所述第三节点的电位，并在所述第三节点的电位的控制下，控制所述下拉节点与所述进位复位端之间连通，在所述第一时钟信号的控制下，控制所述下拉节点与所述第一电压端之间连通，并根据所述第三节点的电位控制所述下拉节点的电位，以控制在复...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：第一节点控制电路，分别与输入端、第一节点、进位输出端、第一电压端和复位端电连接，用于在输入信号、进位输出信号和复位信号的控制下，控制所述第一节点的电位；下拉控制电路，分别与所述进位输出端、所述第一节点、第三节点、进位复位端、下拉节点、第一时钟信号端和第一电压端连接，用于在所述第一节点的电位、所述进位输出信号和第一时钟信号的控制下，控制所述第三节点的电位，并在所述第三节点的电位的控制下，控制所述下拉节点与所述进位复位端之间连通，在所述第一时钟信号的控制下，控制所述下拉节点与所述第一电压端之间连通，并根据所述第三节点的电位控制所述下拉节点的电位，以控制在复位阶段，所述下拉节点的电位为有效电压，在显示周期包括的除了所述复位阶段之外的其他阶段，控制所述下拉节点的电位为无效电压；所述输入端用于提供所述输入信号，所述进位输出端用于输出所述进位输出信号，所述第一时钟信号端用于提供所述第一时钟信号；上拉控制电路，分别与所述第一节点、第一时钟信号端和所述上拉节点电连接，用于根据所述第一节点的电位控制所述上拉节点的电位；输出电路，分别与所述上拉节点、第二时钟信号端、栅极信号输出端以及所述进位输出端电连接，用于在所述上拉节点的电位的控制下，控制将第三时钟信号传输至所述栅极信号输出端和所述进位输出端；下拉电路，分别与所述下拉节点、所述第一电压端、所述栅极信号输出端以及所述进位输出端电连接，用于在所述下拉节点的电位控制下，控制所述栅极驱动信号输出端和所述进位输出端与所述第一电压端之间连通；以及，复位电路，用于在所述下拉节点的电位和复位信号的控制下，对所述上拉节点进行复位。2.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制电路包括第三节点控制子电路、下拉节点控制子电路和下拉存储电容子电路，其中，所述第三节点控制子电路分别与所述第一节点、所述第三节点、所述进位输出端、所述第一时钟信号端和所述第一电压端电连接，用于在所述第一节点的电位和/或所述第一时钟信号的控制下，控制所述第三节点与所述第一电压端之间连通，并在所述进位输出信号的控制下，控制所述第三节点与所述进位输出端之间连通；所述下拉节点控制子电路分别与所述第三节点、所述第一时钟信号端、所述进位复位端和所述第一电压端电连接，在所述第三节点的电位的控制下，控制所述下拉节点与所述进位复位端之间连通，在所述第一时钟信号的控制下，控制所述下拉节点与所述第一电压端之间连通；所述下拉存储电容子电路的第一端与所述第三节点电连接，所述下拉存储电容子电路的第二端与所述下拉节点电连接。3.如权利要求2所述的移位寄存器单元，其特征在于，所述第三节点控制子电路包括第一控制晶体管、第二控制晶体管以及第三控制晶体管；所述第一控制晶体管的控制极与所述进位输出端电连接，所述第一控制晶体管的第一极与所述进位输出端电连接，所述第一控制晶体管的第二极与所述第三节点电连接；所述第二控制晶体管的控制极与所述第一节点电连接，所述第二控制晶体管的第一极与所述第三节点电连接，所述第二控制晶体管的第二极与所述第一电压端电连接；所述第三控制晶体管的控制极与所述第一时钟信号端电连接，所述第三控制晶体管的第一极与所述第三节点电连接，所述第三控制晶体管的第二极与所述第一电压端电连接；所述下拉节点控制子电路包括第四控制晶体管以及第五控制晶体管；所述第四控制晶体管的控制极与所述第三节点电连接，所述第四控制晶体管的第一极与所述进位复位端电连接，所述第四控制晶体管的第二极与所述下拉节点电连接；所述第五控制晶体管的控制极与所述第一时钟信号端电连接，所述第五控制晶体管的第一极与所述下拉节点电连接，所述第一控制晶体管的第二极与所述第一电压端电连接；所述下拉存储电容子电路包括第一电容，所述第一电容的第一端与所述第三节点电连接，所述第一电容的第二端与所述下拉节点电连接。4.如权利要求1所述的移位寄存器单元，其特征在于，所述第一节点控制电路包括第六控制晶体管、第七控制晶体管以及第八控制晶体管；所述第六控制晶体管的控制极与所述输入端电连接，所述第六控制晶体管的第一极与所述输入端电连接，所述第六控制晶体管的第二极与所述第一节点电连接；所述第七控制晶体管的控制极与所述进位输出端电连接，所述第七控制晶体管的第一极与所述第一节点电连接，所述第七控制晶体管的第二极与所述第一电压...

【专利技术属性】
技术研发人员：王迎，李蒙，李红敏，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京,11