【技术实现步骤摘要】
移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
本公开的实施例涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。
技术介绍
在显示
，例如液晶显示面板的像素阵列通常包括多行栅线和与之交错的多列数据线。对栅线的驱动可以通过绑定的集成驱动电路实现。近几年随着非晶硅薄膜晶体管或氧化物薄膜晶体管及低温多晶硅薄膜晶体管制备工艺的不断提高，也可以将栅线驱动电路直接集成在薄膜晶体管阵列基板上构成GOA(GatedriverOnArray)来对栅线进行驱动。例如，可以采用由多个级联的移位寄存器单元构成的GOA为像素阵列的多行栅线提供开关态电压信号，从而例如控制多行栅线依序打开，并且同时由数据线向像素阵列中对应行的像素单元提供数据信号，以在各像素单元形成显示图像的各灰阶所需要的灰度电压，进而显示一帧图像。目前的显示面板越来越多地采用GOA技术来对栅线进行驱动。GOA技术有助于实现显示面板的窄边框设计，并且可以降低显示面板的生产成本。
技术实现思路
本公开至少一实施例提供一种移位寄存器单元，包括输入电路、上拉控制电路和输出电路。所述输入电路配置为接收输入信号且响应于第...
【技术保护点】
1.一种移位寄存器单元，包括：输入电路、上拉控制电路和输出电路；其中，所述输入电路配置为接收输入信号且响应于第一时钟信号根据所述输入信号对上拉节点的电平进行控制；所述上拉控制电路配置为在所述上拉节点的电平以及所述第一时钟信号的控制下，对第一节点的电平进行控制；所述输出电路配置为接收第一电压端的第一电压，且在所述第一节点的电平的控制下将所述第一电压输出至输出端。
【技术特征摘要】
1.一种移位寄存器单元，包括：输入电路、上拉控制电路和输出电路；其中，所述输入电路配置为接收输入信号且响应于第一时钟信号根据所述输入信号对上拉节点的电平进行控制；所述上拉控制电路配置为在所述上拉节点的电平以及所述第一时钟信号的控制下，对第一节点的电平进行控制；所述输出电路配置为接收第一电压端的第一电压，且在所述第一节点的电平的控制下将所述第一电压输出至输出端。2.根据权利要求1所述的移位寄存器单元，其中，所述上拉控制电路包括第二节点控制子电路、下拉节点控制子电路、下拉子电路以及第一节点控制子电路；其中，所述第二节点控制子电路配置为在所述上拉节点的电平和所述第一时钟信号的控制下，对第二节点的电平进行控制；所述下拉节点控制子电路配置为在所述上拉节点的电平和所述第二节点的电平的控制下，对下拉节点的电平进行控制；所述下拉子电路配置为在所述下拉节点的电平的控制下，对所述上拉节点的电平进行控制；所述第一节点控制子电路配置为在所述上拉节点的电平以及所述下拉节点的电平的控制下，对所述第一节点的电平进行控制。3.根据权利要求1或2所述的移位寄存器单元，其中，所述输入电路包括：第一晶体管，其中，所述第一晶体管的栅极和第一时钟信号端连接以接收所述第一时钟信号，所述第一晶体管的第一极和输入端连接以接收所述输入信号，所述第一晶体管的第二极和所述上拉节点连接。4.根据权利要求1或2所述的移位寄存器单元，其中，所述输出电路包括：第二晶体管，其中，所述第二晶体管的栅极和所述第一节点连接，所述第二晶体管的第一极和所述第一电压端连接以接收所述第一电压，所述第二晶体管的第二极和所述输出端连接。5.根据权利要求2所述的移位寄存器单元，其中，所述第二节点控制子电路包括：第三晶体管，其中，所述第三晶体管的栅极和所述上拉节点连接，所述第三晶体管的第一极和所述第一电压端连接以接收所述第一电压，所述第三晶体管的第二极和所述第二节点连接；第一电容，其中，所述第一电容的第一极和第一时钟信号端连接以接收所述第一时钟信号，所述第一电容的第二极和所述第二节点连接。6.根据权利要求2所述的移位寄存器单元，其中，所述下拉节点控制子电路包括：第四晶体管，其中，所述第四晶体管的栅极和所述上拉节点连接，所述第四晶体管的第一极和所述第一电压端连接以接收所述第一电压，所述第四晶体管的第二极和所述下拉节点连接；第五晶体管，其中，所述第五晶体管的栅极和所述第二节点连接，所述第五晶体管的第一极和第二电压端连接以接收第二电压，所述第五晶体管的第二极和所述下拉节点连接；第二电容，其中，所述第二电容的第一极和所述下拉节点连接，所述第二电容的第二极和所述第一节点连接。7.根据权利要求2所述的移位寄存器单元，其中，所述下拉子电路包括：第六晶体管，其中，所述第六晶体管的栅极和所述下拉节点连接，所述第六晶体管的第一极和所述第一电压端连接以接收所述第一电...
【专利技术属性】
技术研发人员：青海刚，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。