一种单帧高动态相机制造技术

本发明专利技术涉及一种单帧高动态相机，包括第一摄像头、第二摄像头、第三摄像头、FPGA、DDR3 RAM以及图像处理器；所述图像处理器包括所述第一摄像头、第二摄像头以及第三摄像头分别通过传统并行图像接口与FPGA连接；所述DDR3 RAM通过内存接口与FPGA连接；所述FPGA与图像处理器电连接图像处理器；所述第一摄像头、第二摄像头以及第三摄像头又分别通过I2C总线与图像处理器连接；所述第一摄像头、第二摄像头以及第三摄像头在机械允许的前提下成等边三角形安装与所述单帧高动态相机前端且要求三者的中轴线平行；所述第一摄像头、第二摄像头以及第三摄像头采用相同型号的图像传感器、光学镜头以及机械组装方式。

A Single Frame High Dynamic Camera

【技术实现步骤摘要】
一种单帧高动态相机
本专利技术属于相机领域，具体涉及一种高动态相机，尤其涉及一种单帧时间完成高动态输出的单帧高动态相机。
技术介绍
当前高动态相机所采用的高动态技术，一般是采用单摄像头进行多次配置并进行多帧的图像采集，然后在图像处理器中进行高动态图像处理最终输出具有高动态范围的单张图像；或者采用多个具有不同图像配置的相机进行图像采集，然后在对采集到的图像进行高动态处理，最终生成具有高动态范围的图像。这两种方法要么是要求0图像采集的时间较长，使得拍摄难度变大，要么要求多个相机组合拍摄，成本要求较高，且只能应用于固定拍摄无法应用移动或者手持相机。所以需要一种低成本、便携式、拍摄难度低的单帧高动态相机来解决上述问题。鉴于此，一种单帧高动态相机为本专利技术所要研究的课题。
技术实现思路
针对上述问题，本专利技术的目的在于提供一种单帧高动态相机，旨在解决现有技术要么图像采集时间长，要么采用多个相机成本较高的问题。为了实现上述目的，本专利技术采用以下技术方案：一种单帧高动态相机，所述单帧高动态相机包括第一摄像头、第二摄像头、第三摄像头、FPGA、DDR3RAM以及图像处理器；所述图像处理器包括所述第一摄像头、第二摄像头以及第三摄像头分别通过传统并行图像接口与FPGA连接；所述DDR3RAM通过内存接口与FPGA连接；所述FPGA与图像处理器电连接图像处理器；所述第一摄像头、第二摄像头以及第三摄像头又分别通过I2C总线与图像处理器连接；所述第一摄像头、第二摄像头以及第三摄像头在机械允许的前提下成等边三角形安装与所述单帧高动态相机前端且要求三者的中轴线平行；所述第一摄像头、第二摄像头以及第三摄像头采用相同型号的图像传感器、光学镜头以及机械组装方式；在工作状态下，所述图像处理器分别配置所述第一摄像头、第二摄像头以及第三摄像头；第一摄像头的图像传感器的曝光时间被配置为N1,图像传感器增益被配置为M1；第二摄像头的图像传感器的曝光时间被配置为N2,图像传感器增益被配置为M2；第三摄像头的图像传感器的曝光时间被配置为N3,图像传感器增益被配置为M3；所述N1、N2以及N3分别为所述图像传感器的三个曝光时间，其中N1＝N4-((N4-N0)/10),N2＝N4-((N4-N0)/100),N3＝N4-((N4-N0)/1000),式中N0为所述图像传感器所能被配置的最短曝光时间，式中N4为所述图像传感器所能被配置的最长曝光时间；所述M1为所述图像传感器所能被配置的最小增益值，所述M3为所述图像传感器所能被配置的最大增益值，所述M2＝M1+((M3-M1)/2)；所述第一摄像头、第二摄像头以及第三摄像头各自的图像传感器其他配置参数完全一致；所述第一摄像头、第二摄像头以及第三摄像头被配置完成后开始采集图像并通过所述传统并行图像接口将各自所采集的图像传送给所述FPGA；FPGA将图像存储到所述DDR3RAM中；所述第一摄像头所采集到图像被存储到DDR3RAM的地址0至A1中，且图像被轮寻存储；所述第二摄像头所采集到图像被存储到DDR3RAM的地址A1+1至A2中，且图像被轮寻存储；所述第三摄像头所采集到图像被存储到DDR3RAM的地址A2+1至A3中，且图像被轮寻存储；同时,FPGA从DDR3RAM的地址0至A1、A1+1至A2、A2+1至A3中分别取一张最新的图像数据发送给所述图像处理器；所述FPGA被模拟成内存处理单元与图像处理器连接来提高FPGA与图像处理器之间的通信数据带宽；所述图像处理器通过对获取到的最新三张图像数据进行高动态处理，产生具有高动态范围的全新图像。作为本专利技术的进一步改进，所述FPGA采用SPARTAN型号。作为本专利技术的进一步改进，所述第一摄像头、第二摄像头和第三摄像头采用CCD摄像头。作为本专利技术的进一步改进，所述图像处理器采用I.MX6系列处理器。作为本专利技术的进一步改进，针对第一摄像头、第二摄像头以及第三摄像头分别设有一光学传感器，每个光学传感器均设在摄像头的背光处。作为本专利技术的进一步改进，所述光学传感器为背面照明BSI传感器。本专利技术效果如下：本专利技术涉及一种单帧高动态相机，仅需三个摄像头，集成在一个处理中处理，能够在较低成本的前提下进行高动态处理，最终生成具有高动态范围的图像，大大提高相机的便携式、降低了相机的拍摄难度以及成本。附图说明在此描述的附图仅用于解释目的，而不意图以任何方式来限制本申请公开的范围。另外，图中的各部件的形状和比例尺寸等仅为示意性的，用于帮助对本申请的理解，并不是具体限定本申请各部件的形状和比例尺寸。本领域的技术人员在本申请的教导下，可以根据具体情况选择各种可能的形状和比例尺寸来实施本申请。在附图中：附图1为本专利技术实施例的原理结构示意图。具体实施方式下面实施例将进一步举例说明本专利技术。这些实施例仅用于说明本专利技术，但不以任何方式限制本专利技术。实施例：一种单帧高动态相机参见附图1，所述单帧高动态相机4包括第一摄像头1、第二摄像头2、第三摄像头3、FPGA、DDR3RAM以及图像处理器；所述第一摄像头1、第二摄像头2以及第三摄像头3分别通过传统并行图像接口与FPGA连接；所述DDR3RAM通过内存接口与FPGA连接；所述FPGA与图像处理器电连接；所述第一摄像头1、第二摄像头2以及第三摄像头3又分别通过I2C总线与图像处理器连接。所述第一摄像头1、第二摄像头2以及第三摄像头3在机械允许的前提下成等边三角形安装与所述单帧高动态相机前端且要求三者的中轴线平行；所述第一摄像头1、第二摄像头2以及第三摄像头3采用相同型号的图像传感器、光学镜头以及机械组装方式。在工作状态下，所述图像处理器分别配置所述第一摄像头1、第二摄像头2以及第三摄像头3。第一摄像头1的图像传感器的曝光时间被配置为N1，图像传感器增益被配置为M1；第二摄像头2的图像传感器的曝光时间被配置为N2，图像传感器增益被配置为M2；第三摄像头3的图像传感器的曝光时间被配置为N3，图像传感器增益被配置为M3；所述N1、N2以及N3分别为所述图像传感器的三个曝光时间，其中N1＝N4-((N4-N0)/10)，N2＝N4-((N4-N0)/100)，N3＝N4-((N4-N0)/1000)，式中N0为所述图像传感器所能被配置的最短曝光时间，式中N4为所述图像传感器所能被配置的最长曝光时间；所述M1为所述图像传感器所能被配置的最小增益值，所述M3为所述图像传感器所能被配置的最大增益值，所述M2＝M1+((M3-M1)/2)。所述第一摄像头1、第二摄像头2以及第三摄像头3各自的图像传感器其他配置参数完全一致。所述第一摄像头1、第二摄像头2以及第三摄像头3被配置完成后开始采集图像并通过所述传统并行图像接口将各自所采集的图像传送给所述FPGA；FPGA将图像存储到所述DDR3RAM中。所述第一摄像头1所采集到图像被存储到DDR3RAM的地址0至A1中，且图像被轮寻存储。所述第二摄像头2所采集到图像被存储到DDR3RAM的地址A1+1至A2中，且图像被轮寻存储。所述第三摄像头3所采集到图像被存储到DDR3RAM的地址A2+1至A3中，且图像被轮寻存储。同时,FPGA从DDR3RAM的地址0至A1、A1+1至A2、A2+1至A3中分别取一张最新的图像数据发送给所述图像处本文档来自技高网...

【技术保护点】
1.一种单帧高动态相机，其特征在于：所述单帧高动态相机包括第一摄像头、第二摄像头、第三摄像头、FPGA、DDR3 RAM以及图像处理器；所述第一摄像头、第二摄像头以及第三摄像头分别通过传统并行图像接口与FPGA连接；所述DDR3 RAM通过内存接口与FPGA连接；所述FPGA与图像处理器电连接；所述第一摄像头、第二摄像头以及第三摄像头又分别通过I2C总线与图像处理器连接；所述第一摄像头、第二摄像头以及第三摄像头在机械允许的前提下成等边三角形安装与所述单帧高动态相机前端且要求三者的中轴线平行；所述第一摄像头、第二摄像头以及第三摄像头采用相同型号的图像传感器、光学镜头以及机械组装方式；在工作状态下，所述图像处理器分别配置所述第一摄像头、第二摄像头以及第三摄像头；第一摄像头的图像传感器的曝光时间被配置为N1，图像传感器增益被配置为M1；第二摄像头的图像传感器的曝光时间被配置为N2，图像传感器增益被配置为M2；第三摄像头的图像传感器的曝光时间被配置为N3，图像传感器增益被配置为M3；所述N1、N2以及N3分别为所述图像传感器的三个曝光时间，其中N1＝N4‑((N4‑N0)/10)，N2＝N4‑((N4‑N0)/100)，N3＝N4‑((N4‑N0)/1000)，式中N0为所述图像传感器所能被配置的最短曝光时间，式中N4为所述图像传感器所能被配置的最长曝光时间；所述M1为所述图像传感器所能被配置的最小增益值，所述M3为所述图像传感器所能被配置的最大增益值，所述M2＝M1+((M3‑M1)/2)；所述第一摄像头、第二摄像头以及第三摄像头各自的图像传感器其他配置参数完全一致；所述第一摄像头、第二摄像头以及第三摄像头被配置完成后开始采集图像并通过所述传统并行图像接口将各自所采集的图像传送给所述FPGA；FPGA将图像存储到所述DDR3 RAM中；所述第一摄像头所采集到图像被存储到DDR3RAM的地址0至A1中，且图像被轮寻存储；所述第二摄像头所采集到图像被存储到DDR3 RAM的地址A1+1至A2中，且图像被轮寻存储；所述第三摄像头所采集到图像被存储到DDR3 RAM的地址A2+1至A3中，且图像被轮寻存储；同时，FPGA从DDR3 RAM的地址0至A1、A1+1至A2、A2+1至A3中分别取一张最新的图像数据发送给所述图像处理器；所述FPGA被模拟成内存处理单元与图像处理器连接来提高FPGA与图像处理器之间的通信数据带宽；所述图像处理器通过对获取到的最新三张图像数据进行高动态处理，产生具有高动态范围的全新图像。...

【技术特征摘要】
1.一种单帧高动态相机，其特征在于：所述单帧高动态相机包括第一摄像头、第二摄像头、第三摄像头、FPGA、DDR3RAM以及图像处理器；所述第一摄像头、第二摄像头以及第三摄像头分别通过传统并行图像接口与FPGA连接；所述DDR3RAM通过内存接口与FPGA连接；所述FPGA与图像处理器电连接；所述第一摄像头、第二摄像头以及第三摄像头又分别通过I2C总线与图像处理器连接；所述第一摄像头、第二摄像头以及第三摄像头在机械允许的前提下成等边三角形安装与所述单帧高动态相机前端且要求三者的中轴线平行；所述第一摄像头、第二摄像头以及第三摄像头采用相同型号的图像传感器、光学镜头以及机械组装方式；在工作状态下，所述图像处理器分别配置所述第一摄像头、第二摄像头以及第三摄像头；第一摄像头的图像传感器的曝光时间被配置为N1，图像传感器增益被配置为M1；第二摄像头的图像传感器的曝光时间被配置为N2，图像传感器增益被配置为M2；第三摄像头的图像传感器的曝光时间被配置为N3，图像传感器增益被配置为M3；所述N1、N2以及N3分别为所述图像传感器的三个曝光时间，其中N1＝N4-((N4-N0)/10)，N2＝N4-((N4-N0)/100)，N3＝N4-((N4-N0)/1000)，式中N0为所述图像传感器所能被配置的最短曝光时间，式中N4为所述图像传感器所能被配置的最长曝光时间；所述M1为所述图像传感器所能被配置的最小增益值，所述M3为所述图像传感器所能被配置的最大增益值，所述M2＝M1+((M3-M1)/2)；所述第一摄像头、第二摄...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：苏州妙文信息科技有限公司，
类型：发明
国别省市：江苏,32