一种应用于三维闪存存储器的选通管及其制备方法技术

本发明专利技术属于半导体存储领域，具体公开了一种应用于三维闪存存储器的选通管及其制备方法，其中该选通管包括第一金属屏蔽层、第二金属屏蔽层以及选通功能层；该选通管设置在用于构成三维闪存存储器的闪存存储串的顶端，并位于垂直沟道的正上方；选通管与闪存存储串一一对应，任意一个闪存存储串均呈三维堆叠结构垂直设置在衬底上；选通功能层用于根据第一金属屏蔽层与第二金属屏蔽层上的电压导通或截止，从而控制位于该选通管下方的闪存存储串的选通。本发明专利技术通过对选通管的内部结构、设置方式等进行改进，与现有技术相比能够有效解决选通管制备工艺与三维闪存存储器制备工艺不兼容、且选通管功耗高等问题。

A gated tube for three-dimensional flash memory and its preparation method

【技术实现步骤摘要】
一种应用于三维闪存存储器的选通管及其制备方法
本专利技术属于三维半导体存储器
，更具体地，涉及一种应用于三维闪存存储器的选通管及其制备方法。
技术介绍
根据摩尔定律，微电子器件工艺特征尺寸不断降低，闪存存储器特尺寸微缩存在物理极限，于是平面闪存工艺开始向三维发展，三维闪存存储器应运而生。与传统的平面半导体存储器相比，三维闪存存储器的存储密度不在受限于工艺特征尺寸，可以随着垂直方向上堆叠实现存储密度的不断提升。对于三维闪存存储器，通常从采用晶体管来选通单个存储串，工艺中需要进行单独的选通晶体管制备，工艺复杂。并且在器件工作中，选通管需要持续施加电压控制，功耗较高。二端选通管结构本身结构简单，工艺步骤少，并且可以与三维闪存的垂直沟道制备工艺集成。通过二端选通管结构技术可以有效降低三维闪存存储器制备的复杂度，从而提高集成制造的良率。此外，二端选通管技术具有高开关比，高开态电流，低亚域斜率，可以有效的降低三维闪存存储阵列选通的速度以及功耗。
技术实现思路
针对现有技术的以上缺陷或改进需求，本专利技术的目的在于提供一种应用于三维闪存存储器的选通管及其制备方法，其中通过对选通管的内部结构、设置本文档来自技高网...

【技术保护点】
1.一种应用于三维闪存存储器的选通管，其特征在于，该选通管包括第一金属屏蔽层、第二金属屏蔽层以及选通功能层，其中所述选通功能层位于所述第一金属屏蔽层以及所述第二金属屏蔽层之间；该选通管设置在用于构成三维闪存存储器的闪存存储串的顶端，并位于垂直沟道的正上方；所述选通管与所述闪存存储串一一对应，任意一个所述闪存存储串均呈三维堆叠结构垂直设置在衬底上；并且，所述第一金属屏蔽层与位线相连，所述第二金属屏蔽层与闪存存储串的存储沟道顶部相连，存储沟道的底部与源极相连；所述选通功能层用于根据所述第一金属屏蔽层与所述第二金属屏蔽层之间的电压之差导通或截止，从而控制位于该选通管下方的闪存存储串的选通；其中，当所...

【技术特征摘要】
1.一种应用于三维闪存存储器的选通管，其特征在于，该选通管包括第一金属屏蔽层、第二金属屏蔽层以及选通功能层，其中所述选通功能层位于所述第一金属屏蔽层以及所述第二金属屏蔽层之间；该选通管设置在用于构成三维闪存存储器的闪存存储串的顶端，并位于垂直沟道的正上方；所述选通管与所述闪存存储串一一对应，任意一个所述闪存存储串均呈三维堆叠结构垂直设置在衬底上；并且，所述第一金属屏蔽层与位线相连，所述第二金属屏蔽层与闪存存储串的存储沟道顶部相连，存储沟道的底部与源极相连；所述选通功能层用于根据所述第一金属屏蔽层与所述第二金属屏蔽层之间的电压之差导通或截止，从而控制位于该选通管下方的闪存存储串的选通；其中，当所述第一金属屏蔽层与所述第二金属屏蔽层之间的电压值之差的绝对值大于等于阈值电压值时所述选通功能层导通，当所述第一金属屏蔽层与所述第二金属屏蔽层之间的电压值之差的绝对值小于阈值电压值时所述选通功能层截止；此外，在三维闪存存储器进行读或写操作，需要选择特定存储串时，通过在位线和源极分别施加满足电压相对大小条件的位线电压和源极电压使所述选通功能层导通或截止。2.如权利要求1所述应用于三维闪存存储器的选通管，其特征在于，所述选通功能层所采用的材料为硫系化合物材料，具体为包含Ge、Se、Cu三种元素的合金化合物；优选的，所述选通功能层所采用的材料其化学通式为GexSeyCu100-x-y，其中0<x<100，0<y<100，0<(100-x-y)<100。3.如权利要求2所述应用于三维闪存存储器的选通管，其特征在于，所述GexSeyCu100-x-y满足0<(100-x-y)<5。4.如权利要求1所述应用于三维闪存存储器的选通管，其特征在于，所述第一金属屏蔽层和所述第二金属屏蔽层所采用的材料选自W、Ti3W7、TiN中的任意一种。5.一种具有选通管的三维闪存存储器的制备方法，其特征在于，包括以下步骤：S1：在衬底上进行多层膜沉积，该多层膜是由绝缘层与多晶硅栅电极交替沉积形成的三维堆叠结构；接着，在该多层膜的堆叠结构中利用光刻进行刻蚀形成暴露衬底的垂直深孔；S2：在所述垂直深孔中进行各向同性刻蚀，在通孔内的栅电极层中向内刻蚀形成向内的凹槽；然后，进行氧化铝或者二氧化硅的化学气相沉积形成阻隔层；接着，制备非晶硅形成浮栅；然后，进行深孔的各向异性刻蚀，在深孔中沉积二氧化硅，形成氧化物-硅-氧化物的整体浮栅存储结构；S3：对深孔进行各向异性刻蚀，直至在衬底中形成凹槽，接着，在凹槽中填充沟道材料；然后刻蚀部分所述沟道材料使沟道材料上方形成凹槽；S4：在所述沟道材料上方的凹槽中依次沉积形成第一金属屏蔽层、选通功能层以及第二金属屏蔽层，形成选通管结构，即而形成多个垂直于衬底的闪存存储串，每个闪存存储串的上方具有一个选通管结构，由此得到具有选通管的三维闪存存储器...

【专利技术属性】
技术研发人员：缪向水，钱航，童浩，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北,42