抗单粒子烧毁LDMOS器件制造技术

本发明专利技术提出了一种抗单粒子烧毁LDMOS器件，该结构通过在器件的漂移区制作一个P

Single Event Burning Resistance LDMOS Devices

【技术实现步骤摘要】
抗单粒子烧毁LDMOS器件
本专利技术涉及功率半导体器件抗辐射加固技术，具体地说是一种抗单粒子烧毁LDMOS器件结构。
技术介绍
LDMOS(lateraldouble-diffusedMOS)由于更容易与CMOS工艺兼容且开关速度快而被广泛应用于制作RF集成电路和高压集成电路，可用于无线通讯中的RF功率放大器和宇航空间系统中的电源管理设备。目前，LDMOS已经发展到比较成熟的阶段，国外各大公司都有多种LDMOS产品面世以满足各种功率的需求，但宇航用LDMOS通常以牺牲基本电学特性为代价换取抗辐射性能的改善，因此一直以来受到自身性能的限制。单粒子烧毁(singleeventburnout，SEB)效应属于重离子辐射效应中最严重的一种，重离子射入器件后损耗的能量可直接转化为极高浓度的电子-空穴对，进而引发瞬态大电流。LDMOS内部的N+源区、P-区和N-漂移区共同构成了寄生双极结型晶体管(bipolarjunctiontransistor，BJT)，而瞬态电流的出现极有可能使寄生BJT正向导通，瞬态电流在寄生BJT放大作用下会急剧增大直至烧毁器件。因此，如何在不牺牲LDMOS基本电学特性条件下设计具有高性能的宇航用LDMOS具有非常重要的科学意义和研究价值。SEB效应最早于1986年被报道，之后有许多SEB加固方法被陆续提出并从仿真和实验两个面都给出了验证。其中有效的方法包括在器件内部进行P+源区扩展，通过降低寄生效应的原理来提高器件的抗SEB性能；而在漂移区和衬底之间引入缓冲层可降低衬底结的电场峰值，通过降低电子-空穴对碰撞电离率的原理可提高器件的SEB阈值电压；此外，通过在漂移区引入少子寿命复合中心可有效降低重离子入射后激发的电子-空穴对浓度，进而提高器件的SEB加固能力。但值得注意的是，以上方法在提高器件抗SEB能力的同时也牺牲了器件的基本电学特性，这会限制宇航用半导体器件对高性能的需求。
技术实现思路
本专利技术针对现有半导体功率器件SEB加固技术中的不足，提出了一种抗单粒子烧毁LDMOS器件结构，该结构通过离子注入技术在漂移区引入一个P-埋层结构，在相同耐压条件下既能降低器件的比导通电阻(Rsp)又能提高器件的SEB阈值电压。其中P-埋层的掺杂浓度、纵向结深及横向分布均可通过离子注入进行控制，以达到最优结果。本专利技术一种抗单粒子烧毁LDMOS器件，在传统SOILDMOS结构基础上，还包括P-埋层；所述P-埋层设置在浅槽隔离氧化层下方；P-埋层可紧邻浅槽隔离氧化层底部或与浅槽隔离氧化层保持一段距离；P-埋层横向尺寸不大于浅槽隔离氧长度。作为优选，所述的P-埋层依据掩膜版做成整体或区段结构。作为优选，P-埋层的掺杂浓度高于漂移区浓度。作为优选，P-埋层的掺杂浓度和纵向结深通过注入剂量和注入能量进行控制。本专利技术的优点在于：提出了一种抗单粒子烧毁LDMOS器件结构，该结构基于离子注入技术在器件漂移区制作一个P-埋层结构，其中P-埋层的掺杂浓度和纵向结深可通过注入剂量和注入能量进行控制，P-埋层的横向尺寸和分布形状可通过掩膜版图形进行控制。由于P-埋层结构可降低器件的表面电场，同一浓度条件下漂移区的横向击穿电压可以显著提高。而根据LDMOS的耐压原理，横向击穿电压随着漂移区浓度的增加而减小，因此所提出结构在相同耐压条件下可进一步提高漂移区的掺杂浓度，从而实现Rsp的减小。另外，由于P-埋层对漂移区横向电场具有调制作用，能使电场分布更加均匀进而降低了电场峰值，令重离子入射后电子-空穴对的产生率大幅度降低，最终实现了SEB性能的改善。附图说明图1是传统SOILDMOS结构示意图。图2是P-埋层紧邻浅槽隔离区底部的SOILDMOS结构示意图。图3是图2基础上P-埋层分段分布的SOILDMOS结构示意图。图4是P-埋层位于浅槽隔离区下方的SOILDMOS结构示意图。图5是图1所示结构的SEB阈值电压曲线图。图6是图2所示结构的SEB阈值电压曲线图。具体实现原理及仿真结果为使本专利技术的目的、技术方案和优点更加清楚，以下结合附图对本专利技术进行具体阐述。由于本专利技术的P-埋层结构适用于所有LDMOS器件，下面采用重离子辐照仿真验证方式仅对图1和图2所示两种结构进行对比讨论：①.入射离子线性能量转移值(linearenergytransfer，LET)为0.1pC/μm，入射轨迹在漂移区中部区域(垂直入射且贯穿整个器件)；入射离子产生的电荷密度为高斯分布：轨迹半径为0.05μm，电荷产生的初始时间为4×10-12s，高斯函数的宽度为2×10-12s。②.图1结构为200V传统SOILDMOS：元胞宽度为15.0μm，埋氧层厚度为2.0μm，漂移区厚度为2.0μm；漂移区浓度为1.0×1016cm-3，栅氧化层厚度为75nm；③.图2为引入P-埋层的SOILDMOS一般结构，与图1不同之处在于图2结构中引入了P-埋层结构，具体包括一个轻掺杂的P-型衬底1，在P-型衬底1上依次形成埋氧层2和N-漂移区3；通过离子注入掺杂形成P-区4、P+欧姆接触区5、N+源接触区6、N-缓冲层7和N+漏接触区8；刻蚀隔离沟槽后采用离子注入技术形成P-埋层13，之后淀积浅槽隔离氧化层9；在栅氧介质层上制作多晶硅电极10，最后再淀积源极金属电极11和漏极金属电极12。④.图3与图2不同之处在于图3结构通过改变掩膜版形状可将P-埋层做成13a～13c的分段分布，对器件表面电场具有更好的保护作用。⑤.图4与图2不同之处在于图4结构通过改变离子注入能量将P-埋层做到浅槽隔离区下方，对横向电场具有更好的调制作用。根据图5所示仿真结论，当入射离子LET值为0.1pC/μm时，图1结构的SEB阈值电压是120V，为击穿电压的60％。同时该结构的比导通电阻Rsp＝12.9mΩcm2。根据图6所示仿真结论，当入射离子LET值为0.1pC/μm时，图2结构的SEB阈值电压可提高至200V，为击穿电压值的100％。正是由于图2结构中引入了P-埋层结构，通过横向电场调制使漂移区电子-空穴对产生率大幅度降低，使作用于寄生BJT的瞬态电流减小，器件的SEB阈值电压得到了显著提高。此外，该结构的比导通电阻Rsp＝10.2mΩcm2，相比图1结构降低了20.9％。显然，本领域的技术人员可以对本专利技术进行各种改动和变形而不脱离本专利技术的精神和范围。应注意到的是，以上所述仅为本专利技术的具体实施例，并不限制本专利技术，凡在本专利技术的精神和原则之内，所做的调制和优化，皆应属本专利技术权利要求的涵盖范围。本文档来自技高网...

【技术保护点】
1.抗单粒子烧毁LDMOS器件，其特征在于：在传统SOI LDMOS结构基础上，还包括P

【技术特征摘要】
1.抗单粒子烧毁LDMOS器件，其特征在于：在传统SOILDMOS结构基础上，还包括P-埋层；所述P-埋层设置在浅槽隔离氧化层下方；P-埋层可紧邻浅槽隔离氧化层底部或与浅槽隔离氧化层保持一段距离；P-埋层横向尺寸不大于浅槽隔离氧长度。2.根据权利要求1所述的抗单粒子烧毁LDMOS器...

【专利技术属性】
技术研发人员：王颖，于成浩，曹菲，包梦恬，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：浙江,33