【技术实现步骤摘要】
存储设备
本公开涉及一种存储设备，具体涉及主从触发器存储电路，并且具体地，涉及晶体管的布置以改善低压标称保持和可变性特性。
技术介绍
存储设备是数字电路中的常见部件。一种类型的存储器是静态随机存取存储器(SRAM)。SRAM单元对每个存储单元使用锁存电路来保存数据值一段时间，而不使用刷新电路。单个D型锁存电路的输出在从经历转换的各种输入切换期间可能是不稳定的。因此，一种解决方案是将两个D型锁存器级联在一起。在这种配置中，第一D型锁存器第一次锁存期望的值，而第二D型锁存器继续输出先前存储的值。在第二次时，第一D型锁存器将先前接收的值输出至第二D型锁存器。这使得输入稳定，可能导致存储电路的总输出可变性较小。包括存储电路的电路的功耗是切换速度的函数。功率等于电流乘以电压。随着切换速度的增加，更多的电流流过电路，功耗增加。随着功耗的增加，电路变得更容易受到由电路耗散功率而产生的热量引起的热故障的影响。热故障会导致不稳定的电信号行为、电路中出现杂散信号或者部件故障。为了试图防止操作期间的热故障，电路设计可以降低源电压。降低源电压的一个意想不到的结果是，随着晶体管的阈值电压接...
【技术保护点】
1.一种存储设备，其特征在于，包括：主从触发器存储电路，包括：主锁存器，包括：第一反相器，耦合至所述主锁存器的输入；第二反相器，具有耦合至所述第一反相器的输出的输入，并且具有耦合至所述主锁存器的输出的输出；和第三反相器，具有耦合至所述第二反相器的输出的输入，并且具有耦合至所述第二反相器的输入的输出；以及从锁存器，耦合至所述主锁存器。
【技术特征摘要】
2018.02.08 US 15/892,3081.一种存储设备，其特征在于，包括：主从触发器存储电路，包括：主锁存器，包括：第一反相器，耦合至所述主锁存器的输入；第二反相器，具有耦合至所述第一反相器的输出的输入，并且具有耦合至所述主锁存器的输出的输出；和第三反相器，具有耦合至所述第二反相器的输出的输入，并且具有耦合至所述第二反相器的输入的输出；以及从锁存器，耦合至所述主锁存器。2.根据权利要求1所述的设备，其特征在于，所述第一反相器包括：第一晶体管，具有直接耦合至所述主锁存器的输入的栅极以及直接耦合至高电压线的第一端子；以及第二晶体管，具有直接耦合至所述主锁存器的输入的栅极、直接耦合至低电压线的第一端子以及耦合至所述第一晶体管的第二端子的第二端子。3.根据权利要求1所述的设备，其特征在于，所述第一反相器是通过低时钟信号而时钟使能的。4.根据权利要求3所述的设备，其特征在于，所述第一反相器包括：第一晶体管，具有直接耦合至所述主锁存器的输入的栅极以及直接耦合至高电压线的第一端子；第二晶体管，具有直接耦合至所述主锁存器的输入的栅极、直接耦合至低电压线的第一端子以及耦合至所述第一晶体管的第二端子的第二端子；以及第三晶体管，具有耦合至时钟输入的栅极、直接耦合至所述主锁存器的输入的第一端子以及耦合至所述低电压线的第二端子。5.根据权利要求1所述的设备，其特征在于，所述第三反相器是通过低时钟信号而时钟使能的。6.根据权利要求5所述的设备，其特征在于，所述第二反相器是通过高复位信号而复位使能的。7.根据权利要求1所述的设备，其特征在于，所述第二反相器是复位使能的。8.根据权利要求1所述的设备，其特征在于，所述从锁存器包括：第一反相器，具有耦合至所述从锁存器的输入的输入；第二反相器，具有耦合至所述从锁存器的第一反相器的输出的输入，并且具有耦合至所述从锁存器的输出的输出；以及第三反相器，具有耦合至所述从锁存器的第一反相器的输出的输入，并且具有耦合至所述从锁存器的第一反相器的输入的输出。9.一种存储设备，其特征在于，包括：主从触发器，包括：主锁存器，包括：数据输入；时钟输入；高电压线；低电压线；第一晶体管，具有直接耦合至所述数据输入的栅极以及直接耦合至所述高电压线的第一端子；第二...
【专利技术属性】
技术研发人员：A·K·特里帕希，A·弗玛，A·格罗弗，D·K·比哈尼，T·罗伊，T·阿格拉瓦尔，
申请(专利权)人：意法半导体国际有限公司，
类型：新型
国别省市：荷兰,NL
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。