一种可配置的高并行度脉冲神经元阵列制造技术

本发明专利技术公开了一种可配置的高并行度脉冲神经元阵列，包括：多列由可配置基础单元构成的阵列和多个二选一选择器；其中：每列由可配置基础单元构成的阵列中的可配置基础单元依次连接；相邻两列之间的可配置基础单元依次错开一位通过所述二选一选择器相连。本发明专利技术能够支持对多种输入端口数神经元进行适配，同时能够提高脉冲卷积神经网络处理的并行度。

A Configurable High Parallel Degree Pulse Neuron Array

【技术实现步骤摘要】
一种可配置的高并行度脉冲神经元阵列
本专利技术涉及数字电路设计
，尤其涉及一种可配置的高并行度脉冲神经元阵列。
技术介绍
随着人工智能的发展，越来越多的应用开始引入人工智能来进一步提升性能。神经网络是人工智能中的一个重要分支，在图像识别和特征提取上有重要应用。在图像识别中，神经网络有两个重要的分支，一种是卷积神经网络，另一种则是更符合生物学上神经网络的脉冲神经网络。卷积神经网络的提出是在上个世纪，但是由于当时的算力不足，并没能得到很好的发展，但是进入21世纪以来，计算机科学的发展使算力有了巨大的提升，卷积神经网络也再一次引起人们的注意并开始在各种应用中扮演重要的角色。由于长时间的发展，卷积神经网络有成熟的数学基础和理论支持。但是相比于人脑，卷积神经网络的能效还有很大的差距，所以为了能实现高能效的神经网络，脉冲神经网络成为人们的研究对象之一。脉冲神经网络区别于传统的生物神经网络，并不是完全的进行结构上的仿生，而是进行功能行为上的仿生，即采取脉冲输入和脉冲输出的方式进行信息传递。在脉冲神经网络中，由于没接收到脉冲的神经元不会进行运算，所以运算量相比于卷积神经网络降低很多，而且脉冲神经元的核心操作是膜电位相加，可以省去卷积神经网络中的乘法操作，这也在一定程度上降低了能量的消耗和硬件资源的开销。但是脉冲神经网络的一个缺点是目前没有成熟的理论基础和数学基础，没有统一的高效训练算法。一种常用的解决办法是使用脉冲神经网络来实现卷积神经网络的功能，这种网络被称为脉冲卷积神经网络，该网络同时具有卷积神经网络的理论基础，同时又有脉冲神经网络的高能效特性，在与卷积神经网络性能差距不大的情况下，能效有很明显的提高。脉冲神经网络和卷积神经网络的拓扑结构基本相同，但是脉冲神经网络的基本处理单元被替换成了脉冲神经元，脉冲神经元只有在接收到上一级神经元发射过来的脉冲信号才及逆行膜电位变化，当膜电位的值超过阈值后，神经元将会向下一级所有神经元发射脉冲，并将自身的膜电位复位。如此不断将脉冲向最后的输出级传递，在最后的输出端产生的脉冲序列将对输入进行分类识别。脉冲卷积神经网络中常见的问题是神经元之间的输入端口数目并不是固定的，即使在同一个网络中，层与层之间的输入端口数目也可能是不同的，所以设计一种通用的可配置输入端口数目的神经元是一个重要的研究问题。卷积神经网络中有大量的数据传输，同样，在转换成脉冲卷积神经网络后，在网络中也存在大量的脉冲序列，虽然在序列中‘1’的个数很少，即下一层运算数目很少，但是脉冲序列的先后顺序决定了最终输出的分类，所以脉冲卷积神经网络虽然极大的减少了运算量，但是传输的数据量却仍然可观，因此在硬件设计上，对于脉冲卷积神经网络中大批量的脉冲序列如何进行高并行度处理也是一个重要的研究问题。
技术实现思路
有鉴于此，本专利技术提供了一种可配置的高并行度脉冲神经元阵列，能够支持对多种输入端口数神经元进行适配，同时能够提高脉冲卷积神经网络处理的并行度。本专利技术提供了一种可配置的高并行度脉冲神经元阵列，包括：多列由可配置基础单元构成的阵列和多个二选一选择器；其中：每列由可配置基础单元构成的阵列中的可配置基础单元依次连接；相邻两列之间的可配置基础单元依次错开一位通过所述二选一选择器相连。优选地，所述可配置基础单元包括：存储权重的片上存储模块和用于计算的逻辑计算模块。优选地，所述用于计算的逻辑计算模块包括：胞体单元、复位单元、路径选择单元和脉冲发射单元；其中：所述胞体单元分别与所述复位单元和所述路径选择单元相连，用于对权重进行累加；所述复位单元分别与所述胞体单元和所述脉冲发射单元相连，用于控制膜电位进行复位；所述脉冲发射单元分别与所述路径选择单元和所述复位单元相连；所述路径现在单元分别与所述胞体单元和所述脉冲发射单元相连。优选地，所述胞体单元包括：用于存储累加权重的寄存器。优选地，所述脉冲发射单元包括：存储阈值的寄存器和比较器。综上所述，本专利技术公开了一种可配置的高并行度脉冲神经元阵列，包括：多列由可配置基础单元构成的阵列和多个二选一选择器；其中：每列由可配置基础单元构成的阵列中的可配置基础单元依次连接；相邻两列之间的可配置基础单元依次错开一位通过所述二选一选择器相连。本专利技术能够支持对多种输入端口数神经元进行适配，同时能够提高脉冲卷积神经网络处理的并行度。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术公开的一种可配置的高并行度脉冲神经元阵列实施例的结构示意图；图2为本专利技术公开的一种可配置基础单元的结构示意图；图3为本专利技术公开的一种可配置基础单元的结构示意图；图4为本专利技术公开的一种可配置基础单元的电路拓扑图；图5为本专利技术公开的一种多输入神经元工作时序图；图6为本专利技术公开的可配置的高并行度脉冲神经元阵列并行处理数据示意图；图7为本专利技术公开的可配置的高并行度脉冲神经元阵列对脉冲序列的处理示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1所示，为本专利技术公开的一种可配置的高并行度脉冲神经元阵列实施例的结构示意图，可配置的高并行度脉冲神经元阵列可以包括：多列由可配置基础单元(ConfigurableBasicUnit，CBU)构成的阵列和多个二选一选择器10；其中：每列由可配置基础单元CBU构成的阵列中的可配置基础单元依次连接；相邻两列之间的可配置基础单元CBU依次错开一位通过二选一选择器10相连。其中，每个可配置基础单元的功能为：1、累加膜电位并传输膜电位到相邻的可配置基础单元，传输后将自身膜电位置零。2、累加膜电位并存储膜电位，只有自身发射脉冲才将膜电位置零。其中功能2可以体现一个脉冲神经元的基本功能，但是当需要多个神经元进行配合来实现一个多输入的神经元时，就需要一个可配置基础单元使用功能2，而其他的可配置基础单元则使用功能1，通过多个可配置基础单元的配合实现一个完整的多输入神经元。通过对组成神经元的可配置基础单元的控制信号进行处理，可以实现不同程度的循环展开，可以使用较少的硬件资源实现较多输入的脉冲神经元。一列的可配置基础单元相互之间有连接关系，通过配置内部功能的同时，会切断或接通和下一个可配置基础单元的连接关系，若为功能1，则和下一个可配置基础单元连接，若为功能2，则切断和下一个可配置基础单元的连接。每一列可配置基础单元之间按照对角线有连接，这是为了能并行的处理输入脉冲序列，对输入进行最大程度的复用，减少数据的重复读取，每个对角线上都有一个二选一选择器，这是因为当输入的数据并不是按照步长为1变化时，使用对角线传数据会产生错误，此时列与列之间的连接要被切断，每一列都要从外部输入脉冲序列。综上所述，本专利技术公开了一种可配置的高并行度脉冲神经元阵列，包括：多列由可配置基础单元构成的阵本文档来自技高网...

【技术保护点】
1.一种可配置的高并行度脉冲神经元阵列，其特征在于，包括：多列由可配置基础单元构成的阵列和多个二选一选择器；其中：每列由可配置基础单元构成的阵列中的可配置基础单元依次连接；相邻两列之间的可配置基础单元依次错开一位通过所述二选一选择器相连。

【技术特征摘要】
1.一种可配置的高并行度脉冲神经元阵列，其特征在于，包括：多列由可配置基础单元构成的阵列和多个二选一选择器；其中：每列由可配置基础单元构成的阵列中的可配置基础单元依次连接；相邻两列之间的可配置基础单元依次错开一位通过所述二选一选择器相连。2.根据权利要求1所述的可配置的高并行度脉冲神经元阵列，其特征在于，所述可配置基础单元包括：存储权重的片上存储模块和用于计算的逻辑计算模块。3.根据权利要求2所述的可配置的高并行度脉冲神经元阵列，其特征在于，所述用于计算的逻辑计算模块包括：胞体单元、复位单元、路径选择单元和脉...

【专利技术属性】
技术研发人员：薛天志，陈松，
申请(专利权)人：中国科学技术大学，
类型：发明
国别省市：安徽,34