检测并校正数据错误的存储器件及其操作方法技术

本申请公开了一种检测并校正数据错误的半导体器件及其操作方法。一种存储器件包括：错误校正码ECC块，其适用于：执行ECC操作，并且当在从存储单元阵列读取的数据中通过ECC操作检测错误并校正所述错误时产生标志信号；以及刷新控制块，其适用于：响应于标志信号而将激活行地址与目标地址进行比较，并且基于比较结果来刷新目标地址的邻近地址的数据。

Memory Device for Detecting and Correcting Data Errors and Its Operation Method

【技术实现步骤摘要】
检测并校正数据错误的存储器件及其操作方法相关申请的交叉引用本申请要求于2018年1月16日提交的申请号为10-2018-0005640的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的各种示例性实施例涉及一种半导体设计技术，并且更具体地，涉及一种检测并校正数据错误的半导体器件及其操作方法。
技术介绍
存储器件(诸如动态随机存取存储器DRAM)可以包括被布置成矩阵形式的多个存储单元。随着存储器件的容量的增大以及制造的存储器件的尺寸的缩小，存储单元之中有缺陷存储单元的数量也增大。通常，有缺陷存储单元可以包括故障存储单元和弱存储单元。故障存储单元可以被定义为在硬件方面不起作用的存储单元。例如，故障存储单元可以被定义为由于在半导体制造工艺期间出现缺陷而不工作的存储单元(诸如，连接线短路的存储单元)。弱存储单元可以被定义为在软件方面不起作用的存储单元。例如，弱存储单元可以包括数据保留时间未达到参考时间的存储单元。近来，存储单元的数据保留特性由于低压高速操作以及缩小制造尺寸而趋于减少，这也会导致弱存储单元的数量的增大。换言之，储存在DRAM中的数据中间歇出现错误比特位的频率正在急本文档来自技高网...

【技术保护点】
1.一种存储器件，包括：错误校正码ECC块，其适用于：执行ECC操作，并且当在从存储单元阵列读取的数据中通过所述ECC操作检测出错误并校正所述错误时产生标志信号；以及刷新控制块，其适用于：响应于所述标志信号而将激活行地址与目标地址进行比较，并且基于比较结果来刷新所述目标地址的邻近地址的数据。

【技术特征摘要】
2018.01.16 KR 10-2018-00056401.一种存储器件，包括：错误校正码ECC块，其适用于：执行ECC操作，并且当在从存储单元阵列读取的数据中通过所述ECC操作检测出错误并校正所述错误时产生标志信号；以及刷新控制块，其适用于：响应于所述标志信号而将激活行地址与目标地址进行比较，并且基于比较结果来刷新所述目标地址的邻近地址的数据。2.根据权利要求1所述的存储器件，其中，当所述激活行地址是所述目标地址的第一邻近地址时，所述刷新控制块刷新所述目标地址的第一邻近地址的数据和第二邻近地址的数据。3.根据权利要求2所述的存储器件，其中，所述刷新控制块包括：地址比较单元，其适用于：响应于所述标志信号而将所述激活行地址与所述第一邻近地址和所述第二邻近地址进行比较，并且当所述激活行地址与所述第一邻近地址和所述第二邻近地址不同时，产生比较信号；以及第一地址储存单元，其适用于：响应于所述比较信号而储存所述激活行地址。4.根据权利要求3所述的存储器件，其中，当储存在所述第一地址储存单元中的行地址的数量超过预定数量时，所述刷新控制块另外刷新被储存在所述第一地址储存单元中的所述行地址的数据。5.根据权利要求2所述的存储器件，其中，当所述激活行地址比所述目标地址小“1”时，所述刷新控制块将所述激活行地址以及通过从所述激活行地址增大“2”而获得的地址产生为所述第一邻近地址和所述第二邻近地址。6.根据权利要求2所述的存储器件，其中，当所述激活行地址比所述目标地址大“1”时，所述刷新控制块将所述激活行地址以及通过从所述激活行地址减小“2”而获得的地址产生为所述第一邻近地址和所述第二邻近地址。7.根据权利要求1所述的存储器件，其中，所述刷新控制块对所述激活行地址进行计数，并且将被计数了预定次数或更多次数的行地址储存为所述目标地址。8.根据权利要求1所述的存储器...

【专利技术属性】
技术研发人员：沈锡辅，李相昊，尹锡徹，李允永，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR