C型通用序列汇流排接口电路及其接脚旁路方法技术

本发明专利技术提供一种C型通用序列汇流排接口电路及其接脚旁路方法。接口电路包括第一设置通道接脚、第二设置通道接脚、连接端口管理器及连接端口控制器。连接端口管理器具有第一信号端及第二信号端。连接端口控制器，包括多工电路及控制逻辑电路。多工电路耦接第一设置通道接脚、第二设置通道接脚、第一信号端及第二信号端。控制逻辑电路耦接多工电路，且响应于切换请求提供多工控制信号至多工电路。多工电路依据多工控制信号将第一设置通道接脚及第二设置通道接脚分别耦接至第一信号端及第二信号端。

C-type Universal Sequence Bus Interface Circuit and Its Connection Bypass Method

【技术实现步骤摘要】
C型通用序列汇流排接口电路及其接脚旁路方法
本专利技术是有关于一种接口电路，且特别是有关于一种C型通用序列汇流排接口电路及其接脚旁路方法。
技术介绍
C型通用序列汇流排(UNIVERSALSERIALBUStype-C，USBtype-C)为近年来推出的USB新接口，虽然C型通用序列汇流排定义有侦错(DebugAccessory)模式，但仍需要加入由多个切换信号控制的外部开关，来完成信号的切换。依据上述，相对于C型通用序列汇流排的检测，仍需要外部的电路来支援，导致C型通用序列汇流排检测的不便。
技术实现思路
本专利技术提供一种C型通用序列汇流排接口电路及其接脚旁路方法，以提高检测的便利性。本专利技术的C型通用序列汇流排(USB)接口电路，包括第一设置通道接脚、第二设置通道接脚、连接端口管理器及连接端口控制器。连接端口管理器具有第一信号端及第二信号端。连接端口控制器，包括多工电路及控制逻辑电路。多工电路耦接第一设置通道接脚、第二设置通道接脚、第一信号端及第二信号端。控制逻辑电路耦接多工电路，且响应于切换请求提供多工控制信号至多工电路。多工电路依据多工控制信号将第一设置通道接脚及第二设置通道接脚分别耦接至第一信号端及第二信号端。本专利技术的C型通用序列汇流排接口电路的接脚旁路方法，包括下列步骤。判断控制逻辑电路是否接收切换请求。当控制逻辑电路接收切换请求时，响应于切换请求将第一设置通道接脚及第二设置通道接脚分别耦接至连接端口管理器的第一信号端及第二信号端。当控制逻辑电路未接收切换请求时，断开第一设置通道接脚及第二设置通道接脚与第一信号端及第二信号端的连接。基于上述，本专利技术实施例的C型通用序列汇流排接口电路及其接脚旁路方法，多工电路可响应切换请求将第一设置通道接脚及第二设置通道接脚分别耦接至第一信号端及第二信号端。藉此，外部检测装置可不用通过额外的开关电路就可以直接与连接端口管理器沟通，以取得检测C型通用序列汇流排接口电路所需的参数，进而提高检测的便利性。附图说明为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。图1是依据本专利技术一实施例的C型通用序列汇流排接口电路的系统示意图。图2是依据本专利技术另一实施例的C型通用序列汇流排接口电路的系统示意图。图3是依据本专利技术一实施例的C型通用序列汇流排接口电路的接脚旁路方法的流程图。图4是依据本专利技术另一实施例的C型通用序列汇流排接口电路的接脚旁路方法的流程图。附图标号：100、200：C型通用序列汇流排接口电路110、210：连接端口控制器111、211：控制逻辑电路120、220：连接端口管理器121、221：第一信号端123、223：第二信号端213：检测信号解码电路215：设置通道逻辑电路217：设置通道传输电路225：中断信号端CC1：第一设置通道接脚CC2：第二设置通道接脚cmd_S：系统指令INT_i：中断信号MX1：多工电路QSW、QSW1～QSW3：切换请求RSW：切换暂存器SCL_i：时脉信号SCMX：多工控制信号SDA_i：数据信号SMD：模式信号URRX：接收信号URTX：传送信号Vbus：电源接脚VDM1：厂商定义信息VP1：电源电压S310、S320、S330、S410、S420、S430、S440、S450、S460、S470：步骤具体实施方式图1为依据本专利技术一实施例的C型通用序列汇流排接口电路的系统示意图。请参照图1，在本实施例中，C型通用序列汇流排(USB)接口电路100包括第一设置通道接脚CC1、第二设置通道接脚CC2、连接端口控制器110及连接端口管理器120。连接端口管理器120具有第一信号端121及第二信号端123。连接端口控制器110包括多工电路MX1及控制逻辑电路111。多工电路MX1耦接第一设置通道接脚CC1、第二设置通道接脚CC2及连接端口管理器120的第一信号端121及第二信号端123。控制逻辑电路111耦接多工电路MX1且接收切换请求QSW，以响应于切换请求QSW提供多工控制信号SCMX至多工电路MX1。进一步来说，控制逻辑电路111配置有切换暂存器RSW，而控制逻辑电路111依据切换请求QSW设置切换暂存器RSW，以依据切换暂存器RSW的状态设定多工控制信号SCMX。多工电路MX1依据多工控制信号SCMX将第一设置通道接脚CC1及第二设置通道接脚CC2分别耦接至第一信号端121及第二信号端123。换言之，多工电路MX1依据多工控制信号SCMX将第一设置通道接脚CC1耦接至第一信号端121及第二信号端123的其中之一，并且将第二设置通道接脚CC2耦接至第一信号端121及第二信号端123的其中另一。其中，多工控制信号SCMX可以是多个位的信号，以决定多工电路MX1是否导通及输入端点与输出端点之间是否要交叉耦接。依据上述，当多工电路MX1响应切换请求QSW将第一设置通道接脚CC1及第二设置通道接脚CC2分别耦接至第一信号端121及第二信号端123时，耦接至第一设置通道接脚CC1及第二设置通道接脚CC2的外部检测装置可以直接耦接至连接端口管理器120，以直接与连接端口管理器120沟通。藉此，外部检测装置不用通过额外的开关电路就可以直接与连接端口管理器120沟通，以取得检测C型通用序列汇流排接口电路100所需的参数，进而提高检测的便利性。图2为依据本专利技术另一实施例的C型通用序列汇流排接口电路的系统示意图。请参照图1及图2，在本实施例中，C型通用序列汇流排(USB)接口电路200包括第一设置通道接脚CC1、第二设置通道接脚CC2、电源接脚Vbus、连接端口控制器210及连接端口管理器220，其中相同或相似器件使用相同或相似标号。连接端口管理器220具有第一信号端221、第二信号端223及中断信号端225，其中第一信号端221及第二信号端223用以传送内部整合电路(Inter-IntegratedCircuit，I2C)信号及通用异步收发器(UniversalAsynchronousReceiver/Transmitter，UART)信号。连接端口控制器110包括多工电路MX1、控制逻辑电路211、检测信号解码电路213、设置通道逻辑电路215及设置通道传输电路217。控制逻辑电路211耦接至连接端口管理器120的第一信号端221、第二信号端223及中断信号端225，其中中断信号端225用以接收控制逻辑电路211所提供的与内部整合电路信号相关的中断信号INT_i。检测信号解码电路213耦接第一设置通道接脚CC1、第二设置通道接脚CC2及控制逻辑电路211。设置通道逻辑电路215耦接第一设置通道接脚CC1、第二设置通道接脚CC2及控制逻辑电路211。耦接设置通道逻辑电路215及控制逻辑电路211，以通过设置通道逻辑电路215耦接至第一设置通道接脚CC1及第二设置通道接脚CC2。第一设置通道接脚CC1及第二设置通道接脚CC2用以耦接至外部电子装置(未绘示)的外部C型通用序列汇流排接口电路10。当外部电子装置(未绘示)为一般的通用序列汇流排装置时，第一设置通道接脚CC1及第二设置通道接脚CC2的其中之一会接收到特定电压电平或者双相标记编码(Bi-phaseMarkCoding,BMC)信号；当外部电子装置(未本文档来自技高网...

【技术保护点】
1.一种C型通用序列汇流排接口电路，C型通用序列汇流排是USB接口，其特征在于，包括：一第一设置通道接脚；一第二设置通道接脚；一连接端口管理器，具有一第一信号端及一第二信号端；以及一连接端口控制器，包括：一多工电路，耦接所述第一设置通道接脚、所述第二设置通道接脚、所述第一信号端及所述第二信号端；以及一控制逻辑电路，耦接所述多工电路，且响应于一切换请求提供一多工控制信号至所述多工电路，其中所述多工电路依据所述多工控制信号将所述第一设置通道接脚及所述第二设置通道接脚分别耦接至所述第一信号端及所述第二信号端。

【技术特征摘要】
2018.01.11 TW 1071011211.一种C型通用序列汇流排接口电路，C型通用序列汇流排是USB接口，其特征在于，包括：一第一设置通道接脚；一第二设置通道接脚；一连接端口管理器，具有一第一信号端及一第二信号端；以及一连接端口控制器，包括：一多工电路，耦接所述第一设置通道接脚、所述第二设置通道接脚、所述第一信号端及所述第二信号端；以及一控制逻辑电路，耦接所述多工电路，且响应于一切换请求提供一多工控制信号至所述多工电路，其中所述多工电路依据所述多工控制信号将所述第一设置通道接脚及所述第二设置通道接脚分别耦接至所述第一信号端及所述第二信号端。2.如权利要求1所述的C型通用序列汇流排接口电路，其特征在于，所述连接端口控制器还包括：一设置通道逻辑电路，耦接所述第一设置通道接脚、所述第二设置通道接脚及所述控制逻辑电路，以依据所述第一设置通道接脚及所述第二设置通道接脚的电压电平、压差或信号协议判断耦接所述第一设置通道接脚及所述第二设置通道接脚的一外部C型通用序列汇流排接口电路的一操作模式，且对应地提供一模式信号至所述控制逻辑电路；一设置通道传输电路，耦接所述设置通道逻辑电路及所述控制逻辑电路，以通过所述设置通道逻辑电路接收所述第一设置通道接脚及所述第二设置通道接脚所接收的信号，并且对所述第一设置通道接脚及所述第二设置通道接脚所接收的信号进行解码，当所述第一设置通道接脚及所述第二设置通道接脚接收对应所述切换请求的一厂商定义信息时，所述设置通道传输电路提供所述切换请求至所述控制逻辑电路。3.如权利要求2所述的C型通用序列汇流排接口电路，其特征在于，当所述多工电路将所述第一设置通道接脚及所述第二设置通道接脚分别耦接至所述第一信号端及所述第二信号端且所述外部C型通用序列汇流排接口电路操作为一来源装置时，所述控制逻辑电路检测一电源接脚以判断所述电源接脚是否接收所述外部C型通用序列汇流排接口电路提供的一电源电压，当所述电源接脚未接收到所述电源电压时，所述控制逻辑电路通过所述多工控制信号控制所述多工电路断开所述第一设置通道接脚及所述第二设置通道接脚与所述第一信号端及所述第二信号端的连接。4.如权利要求1所述的C型通用序列汇流排接口电路，其特征在于，所述控制逻辑电路耦接所述第一信号端及所述第二信号端，并且所述连接端口管理器通过所述第一信号端及所述第二信号端传送所述切换请求。5.如权利要求4所述的C型通用序列汇流排接口电路，其特征在于，所述连接端口管理器接收一系统指令，以响应于所述系统指令提供所述切换请求。6.如权利要求1所述的C型通用序列汇流排接口电路，其特征在于，所述连接端口控制器还包括一检测信号解码电路，耦接所述第一设置通道接脚、所述第二设置通道接脚及所述控制逻辑电路，用以对所述第一设置通道接脚及所述第二设置通道接脚所接收的信号进行解码及类型判断，当所述第一设置通道接脚及所述第二设置通道接脚所接收的信号符合一检测信号类型时，提供所述切换请求至所述控制逻辑电路。7.如权利要求6所述的C型通用序列汇流排接口电路，其特征在于，所述检测信号类型包括一内部整合电路信号及一通用异步收发器信号。8.如权利要求6所述的C型通用序列汇流排接口电路，其特征在于，当所述多工电路将所述第一设置通道接脚及所述第二设置通道接脚分别耦接至所述第一信号端及所述第二信号端时，所述检测信号解码电路计数所述第一设置通道接脚及所述第二设置通道接脚未接收到信号的一闲置时间，并且当所述闲置时间到达一临界时间时，所述检测信号解码电路提供一断开请求至所述控制逻辑电路，以控制所述多工电路断开所述第一设置通道接脚及所述第二设置通道接脚与所述第一信号端及所述第二信号端的连接。9.如权利要求8所述的C型通用序列汇流排接口电路，其特征在于，所述检测信号解码电路包括一计时器以计数所述闲置时间。10.如权利要求6所述的C型通用序列汇流排接口电路，其特征在于，当所述多工电路将所述第一设置通道接脚及所述第二设置通道接脚分别耦接至所述第一信号端及所述第二信号端时，所述检...

【专利技术属性】
技术研发人员：许櫂瑔，蔡连成，颜士轩，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：中国台湾,71