薄膜晶体管及其制造方法技术

本申请涉及薄膜晶体管及其制造方法以及电子设备。根据本技术的实施方式提供了一种薄膜晶体管，包括：栅电极以及一对源电极和漏电极；以及半导体层，具有在其中形成的沟道，并且具有分别连接至所述一对源电极和漏电极的一对连接部，其中，所述一对连接部的相对面中的一者或者两者为非平面。

Thin Film Transistor and Its Manufacturing Method

【技术实现步骤摘要】
薄膜晶体管及其制造方法本申请是申请日为2014年07月09日、申请号为201410325781.1、专利技术名称为“薄膜晶体管及其制造方法以及电子设备”的申请的分案申请。相关申请的交叉引用本申请要求于2013年7月19日递交到日本专利局的JP2013-150413的优先权，其中所述全部内容通过引用结合于此。
本专利技术涉及一种其中沟道和电极线之间的连接部由干法蚀刻形成的薄膜晶体管(TFT)、制造所述薄膜晶体管的方法，以及包括所述薄膜晶体管的电子设备。
技术介绍
在平板显示器中，例如液晶显示器和有机电致发光(EL)显示，在实际应用中薄膜晶体管(TFT)被广泛的用作为驱动元件。所述薄膜晶体管是使用半导体材料，例如非晶硅(Si)、多晶硅(polysilicon)、氧化物半导体或者用于活性层(沟道)的有机半导体制成的。使用上述的半导体材料形成的所述沟道经由设置在层间绝缘膜中的接触孔电连接至电极线(例如各个源电极和漏电极)。所述接触孔是由湿法蚀刻形成的(例如日本未经审查专利申请公开第2001-305576号以及第2012-160679号)。在所述接触孔是由湿蚀刻形成的情况下，降低了布局效率因为必须考虑到用于避免蚀刻剂的渗流影响的沟道区的保护的处理界限。这样的低效率布局可以通过干法蚀刻形成所述接触孔而改善。
技术实现思路
然而，当所述接触孔由干法蚀刻形成时，所述接触孔穿透沟道。这是因为与互补金属氧化物半导体(CMOS)处理过程不同，在沟道下的层中没有设置金属硅化物薄膜或诸如此类的蚀刻阻止膜，并且所述沟道和电极线之间的接触面积被限定于设置在所述沟道中的所述接触孔的侧面的区域中。因此，布局效率得到改善的同时接触电阻增加。此外，既然极易发生电流集中，所以电迁移(EM)阻抗降劣化。希望提供一种薄膜晶体管，能够减少接触电阻并且提高EM阻抗、制造所述薄膜晶体管的方法以及电子设备。根据本技术的实施方式提供了一种薄膜晶体管，包括：栅电极和一对源电极和漏电极；以及具有沟道形成在其中的半导体层，并且具有分别连接至所述一对源电极和漏电极的一对连接部，其中所述一对连接部的相对面(opposedsurface)中的一者或者两者为非平面。根据本技术的实施方式，提供了一种制造薄膜晶体管的方法，所述方法包括以下步骤：(A)在基板上形成栅电极；(B)在所述基板和所述栅电极上形成半导体层；(C)在所述半导体层中形成通孔，并且形成具有其中一者或者两者为非平面的相对面的一对连接部；以及(D)在半导体层上形成一对源电极和漏电极，所述源电极和漏电极经由所述连接部被连接至所述半导体层。根据本技术的实施方式，提供了一种拥有显示单元的电子设备，所述显示单元设置有多个显示器件和被配置为驱动显示器件的多个薄膜晶体管，每一个薄膜晶体管包括：栅电极以及一对源电极和漏电极；以及半导体层，具有形成在其中的沟道，并且具有分别连接至所述一对源电极和漏电极的一对连接部，其中所述一对连接部的相对面中的一者或者两者为非平面。在所述薄膜晶体管、制造所述薄膜晶体管的所述方法、以及根据上述相应的本技术的实施方式的所述电子设备中，设置在所述半导体层中的所述一对连接部的相对面中的一者或者两者形成为非平面。这扩大了连接部中的一者或两者中所述半导体层与所述源电极和/或漏电极之间的接触面积。根据所述薄膜晶体管、制造所述薄膜晶体管的所述方法、以及根据上述相应的本技术的实施方式的所述电子设备，设置在所述半导体层中的所述一对连接部的相对面中的一者或者两者形成为一种非平面。这扩大了连接部中的一者或者两者中的所述半导体层与所述源电极和/或漏电极之间的接触面积，并且允许减少接触电阻。此外，由于电流集中的发生被抑制，则EM阻抗得到改善。应当理解上述两者概述及以下的详细说明是示例性的，并且旨在提供权利要求中技术的另外说明。附图说明附图被包括进来以提供对所述公开的进一步理解并形成一体并且构成本说明书的一部分。所述附图示出实施方式和所述规范，并且用于说明所述技术的原理。图1A为示出根据本公开的第一实施方式的薄膜晶体管的构成的平面图。图1B为在图1A中示出的所述薄膜晶体管的截面图。图2A为示出在图1A和1B中示出的所述薄膜晶体管的制造过程的截面图。图2B为根据图2A的截面图。图2C为根据图2B的截面图。图2D为根据图2C的截面图。图3为示出根据本公开的实施方式的包括所述薄膜晶体管的显示单元的示例性构成的框图。图4为示出在图3中示出的像素的示例性构成细节的电路图。图5A为示出根据本公开第二实施方式的薄膜晶体管的构成的平面图。图5B为在图5A中示出的所述薄膜晶体管的截面图。图6A为示出根据本公开的变形1的薄膜晶体管的构成的平面图。图6B为在图6A中示出的所述薄膜晶体管的截面图。图7A为示出根据本公开的变形2的薄膜晶体管的示例性构成的平面图。图7B为示出根据本公开的变形2的薄膜晶体管的另一个示例性构成的平面图。图7C为示出根据本公开的变形2的薄膜晶体管的另一个示例性构成的平面图。图8为示出根据本公开的变形2的薄膜晶体管的另一个示例性构成的平面图。图9为示出根据本公开的变形2的薄膜晶体管的另一个示例性构成的平面图。图10为示出根据本公开的变形2的薄膜晶体管的另一个示例性构成的平面图。图11为示出根据本公开的变形2的薄膜晶体管的另一个示例性构成的平面图。图12A为示出根据本公开的变形3的薄膜晶体管的构成的截面图。图12B为在图12A中示出的所述薄膜晶体管的连接部的放大图。图13为示出根据本公开的变形4的薄膜晶体管的构成的截面图。图14A为示出根据上述实施方式和变形之一的包括所述薄膜晶体管的显示单元的应用示例1的外观的透视图。图14B为示出在图14A中示出的所述应用示例的外观的另一个实施例的透视图。图15为示出应用示例2的外观的透视图。图16为示出应用示例3的外观的透视图。图17A为示出应用示例4的外观的前视透视图。图17B为示出应用示例4的外观的后视透视图。图18为示出应用示例5的外观的透视图。图19为示出应用示例6的外观的透视图。图20A包括示出处于闭合状态的应用示例7的框图。图20B为示出处于打开状态的应用示例7的框图。具体实施方式在下文中本公开的一些实施方式将参考附图详细地描述。注意下文中的说明将按以下顺序安排。1.第一实施方式(具有梳形连接部的底栅型TFT)。1-1.TFT的构造。1-2.制造TFT的方法。1-3.显示单元的总体构造。1-4.功能和效果。2.第二实施方式(具有圆形连接部的TFT)。3.变形。3-1.变形1(具有多个连接部的TFT)。3-2.变形2(一种在半导体的端面上设置连接部的示例)。3-3.变形3(一种在连接部的壁面具有锥角的示例)。3-4.变形4(顶栅型TFT)。4.应用实例。<1.第一实施方式>[1-1.薄膜晶体管构造]图1A示出了根据本公开的第一实施方式的薄膜晶体管(TFT)1的平面构造。图1B示出了沿着图1A中I-I线的所述薄膜晶体管1的截面构造。所述薄膜晶体管1是所谓的底栅型TFT(一种反相交错结构)。在所述薄膜晶体管1中，栅电极12、栅绝缘膜13、半导体层14、沟道保护膜15以及源电极和漏电极16A和16B，按以上述顺序设置在由玻璃等材料制成的基板11上。在第一实施方式的所述薄本文档来自技高网...

【技术保护点】
1.一种薄膜晶体管，包括：栅电极以及一对源电极和漏电极；以及半导体层，具有形成在其中的沟道，并且具有分别连接至所述一对源电极和漏电极的一对连接部，其中，所述一对连接部的相对面中的一个或两个面为非平面。

【技术特征摘要】
2013.07.19 JP 2013-1504131.一种薄膜晶体管，包括：栅电极以及一对源电极和漏电极；以及半导体层，具有形成在其中的沟道，并且具有分别连接至所述一对源电极和漏电极的一对连接部，其中，所述一对连接部的相对面中的一个或两个面为非平面。2.根据权利要求1所述的薄膜晶体管，其中，每一个所述连接部形成穿透所述半导体层以及所述半导体层与所述一对源电极和漏电极之间设置的绝缘层的通孔的壁面。3.根据权利要求1所述的薄膜晶体管，其中，每一个所述连接部具有凹凸形的截面。4.根据权利要求3所述的薄膜晶体管，其中，所述凹凸形是梳形、圆形、锯齿形、波形以及透镜阵列形之一。5.根据权利要求2所述的薄膜晶体管，其中，所述通孔的所述壁面至少...

【专利技术属性】
技术研发人员：甘利浩一，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本,JP