一种移位寄存器及其驱动方法、栅极驱动电路、显示装置制造方法及图纸

本发明专利技术实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域，能够降低移位寄存器出现多输出的几率；该移位寄存器包括第一控制电路；第一控制电路包括：限压子电路、第一开关子电路、第二开关子电路；限压子电路连接于第一电压端和控制节点之间，其配置为：将第一电压端的电压进行分压后，对控制节点的电压进行限制；第一控制电路配置为：在上拉节点的电压的控制下，关闭第一开关子电路，并通过限压子电路限制控制节点的电压开启第二开关子电路，将第一电压端的电压输出至下拉节点；第一控制电路还配置为：在上拉节点的电压的控制下，开启第一开关子电路，将第二电压端的电压输出至控制节点，关闭第二开关子电路。

A Shift Register and Its Driving Method, Gate Driving Circuit and Display Device

【技术实现步骤摘要】
一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器及其驱动方法、栅极驱动电路、显示装置。
技术介绍
栅极驱动电路(也称扫描驱动电路)作为显示装置中的重要组成部分，栅极驱动电路中多级级联的移位寄存器中的每一级移位寄存器分别与显示屏中的一行栅线连接；栅极驱动电路的功能是一行一行地有序输出TFT(ThinFilmTransistor，薄膜晶体管)器件的开关态电压，以逐行向显示屏中的栅线输出扫描信号(也可以称为栅信号)，从而逐行开启显示屏中与同一栅线连接的TFT，在其中一行栅线连接的TFT开启的情况下，通过数据线将像素数据输入至各亚像素的像素电极中，以进行画面显示。栅极驱动电路中的各级移位寄存器采用晶体管和电容器件组成，在栅极驱动电路的驱动扫描过程中，因移位寄存器中的部分晶体管长期处于开启、偏置(stress)状态，使得晶体管的阈值电压发生漂移导致移位寄存器出现多输出(multi)的问题，进而引发显示屏出现抖动横纹(Mura)等不良。
技术实现思路
本专利技术的实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，能够降低移位寄存器出现多输出的几率。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术实施例提供一种移位寄存器，包括上拉节点和下拉节点，其特征在于，所述移位寄存器还包括：第一控制电路；所述第一控制电路包括：限压子电路、第一开关子电路、第二开关子电路；所述限压子电路连接于第一电压端和控制节点之间；所述限压子电路配置为：将所述第一电压端的电压进行分压后，对所述控制节点的电压进行限制；所述第一开关子电路与所述控制节点、所述上拉节点、第二电压端连接；所述第二开关子电路与所述第一电压端、所述控制节点、所述下拉节点连接；所述第一控制电路配置为：在所述上拉节点的电压的控制下，关闭所述第一开关子电路，并通过所述限压子电路限制所述控制节点的电压开启所述第二开关子电路，将所述第一电压端的电压输出至所述下拉节点；所述第一控制电路还配置为：在所述上拉节点的电压的控制下，开启所述第一开关子电路，将所述第二电压端的电压输出至所述控制节点，关闭所述第二开关子电路。在一些实施例中，所述限压子电路包括第一电阻；所述第一电阻的第一端与所述第一电压端连接，第二端与所述控制节点连接。在一些实施例中，所述第一开关子电路包括：第六晶体管；所述第六晶体管的栅极与所述上拉节点连接，第一极与所述第二电压端连接，第二极与所述控制节点连接；所述第二开关子电路包括：第五晶体管；所述第五晶体管的栅极与所述控制节点连接，第一极与所述第一电压端连接，第二极与所述下拉节点连接。在一些实施例中，所述移位寄存器还包括：第二控制电路；所述第二控制电路与所述上拉节点、所述下拉节点、所述第二电压端连接；所述第二控制电路配置为：在所述上拉节点的电压的控制下，将所述第二电压端的电压输出至所述下拉节点。在一些实施例中，所述移位寄存器还包括：输入电路、复位电路，输出电路、降噪电路、第三控制电路、第四控制电路、储能电路；所述输入电路与信号输入端、所述上拉节点、第一控制端连接；所述输入电路配置为：在所述信号输入端的电压的控制下，将所述第一控制端的电压输出至所述上拉节点；所述复位电路与所述上拉节点、复位信号端、第二控制端连接；所述复位电路配置为：在所述复位信号端的电压的控制下，将所述第二控制端的电压输出至所述上拉节点；所述输出电路与所述上拉节点、时钟信号端、信号输出端连接；所述输出电路配置为：在所述上拉节点的电压的控制下，将所述时钟信号端的电压输出至所述信号输出端；所述降噪电路与第三电压端、所述第二电压端、所述信号输出端连接；所述降噪电路配置为：在所述第三电压端的电压的控制下，将所述第二电压端的电压输出至所述信号输出端；所述第三控制电路与所述下拉节点、所述上拉节点、所述第二电压端连接；所述第三控制电路配置为：在所述下拉节点的电压的控制下，将所述第二电压端的电压输出至所述上拉节点；所述第四控制电路与所述下拉节点、所述第二电压端、所述信号输出端连接；所述第四控制电路配置为：在所述下拉节点的电压的控制下，将所述第二电压端的电压输出至所述信号输出端；所述储能电路与所述上拉节点和所述信号输出端连接；所述储能电路配置为：在所述上拉节点的电压的控制下，进行充放电。在一些实施例中，所述输入电路包括第一晶体管；所述第一晶体管的栅极与所述信号输入端连接，第一极与所述上拉节点连接，第二极与所述第一控制端连接；所述复位电路包括第二晶体管；所述第二晶体管的栅极与所述复位信号端连接，第一极与所述上拉节点连接，第二极与所述第二控制端连接；所述输出电路包括第三晶体管；所述第三晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述信号输出端连接；所述降噪电路包括第四晶体管；所述第四晶体管的栅极与第三电压端连接，第一极与所述第二电压端连接，第二极与所述信号输出端连接；所述第二控制电路包括第七晶体管；所述第七晶体管的栅极与所述上拉节点连接，第一极与所述第二电压端连接，第二极与所述下拉节点连接；所述第三控制电路包括第八晶体管；所述第八晶体管的栅极与所述下拉节点连接，第一极与所述第二电压端连接，第二极与所述上拉节点连接；所述第四控制电路包括第九晶体管；所述第九晶体管的栅极与所述下拉节点连接，第一极与所述第二电压端连接，第二极与所述信号输出端连接；所述储能电路包括第一电容；所述第一电容的第一端与所述上拉节点连接，第二端与所述信号输出端连接。本专利技术另一些实施例提供一种如前述的移位寄存器的驱动方法，在所述移位寄存器包括：输入电路、复位电路，输出电路、降噪电路、第二控制电路、第三控制电路、第四控制电路、储能电路的情况下，所述驱动方法在一图像帧内包括显示阶段和显示间隔阶段；其中，所述显示阶段包括：输入阶段，输出阶段、复位阶段。在所述输入阶段：向所述信号输入端输入开启电压，在所述开启电压的控制下，所述输入电路开启，将所述第一控制端的电压输出至所述上拉节点，并对所述储能电路进行充电；在所述上拉节点的电压的控制下，所述输出电路开启，将所述时钟信号端的电压输出至所述信号输出端；另外，在所述上拉节点的电压的控制下，所述第一控制电路中，所述第一开关子电路开启，将所述第二电压端的电压输出至所述控制节点，所述第二开关子电路关闭；在所述上拉节点的电压的控制下，所述第二控制电路开启，将所述第二电压端的电压输出至所述下拉节点。在所述输出阶段：所述储能电路对所述上拉节点进行放电，在所述上拉节点的电压的控制下，所述输出电路保持开启，将所述时钟信号端的电压作为扫描信号输出至所述信号输出端；所述第一控制电路和所述第二控制电路维持所述输入阶段的状态。在所述复位阶段：向复位信号端输入复位信号，复位电路开启，将所述第二控制端的电压输出至所述上拉节点；在所述上拉节点的电压的控制下，所述第一控制电路中，所述第一开关子电路关闭，并通过限压子电路限制所述控制节点的电压开启所述第二开关子电路，将所述第一电压端的电压输出至所述下拉节点；在所述下拉节点的电压的控制下，所述第三控制电路开启，将所述第二电压端的电压输出至所述上拉节点；在所述下拉节点的电压的控制下，所述第四控制电路开启，将所述第二电压端的电压本文档来自技高网...

【技术保护点】
1.一种移位寄存器，包括上拉节点和下拉节点，其特征在于，所述移位寄存器还包括：第一控制电路；所述第一控制电路包括：限压子电路、第一开关子电路、第二开关子电路；所述限压子电路连接于第一电压端和控制节点之间；所述限压子电路配置为：将所述第一电压端的电压进行分压后，对所述控制节点的电压进行限制；所述第一开关子电路与所述控制节点、所述上拉节点、第二电压端连接；所述第二开关子电路与所述第一电压端、所述控制节点、所述下拉节点连接；所述第一控制电路配置为：在所述上拉节点的电压的控制下，关闭所述第一开关子电路，并通过所述限压子电路限制所述控制节点的电压开启所述第二开关子电路，将所述第一电压端的电压输出至所述下拉节点；所述第一控制电路还配置为：在所述上拉节点的电压的控制下，开启所述第一开关子电路，将所述第二电压端的电压输出至所述控制节点，关闭所述第二开关子电路。

【技术特征摘要】
1.一种移位寄存器，包括上拉节点和下拉节点，其特征在于，所述移位寄存器还包括：第一控制电路；所述第一控制电路包括：限压子电路、第一开关子电路、第二开关子电路；所述限压子电路连接于第一电压端和控制节点之间；所述限压子电路配置为：将所述第一电压端的电压进行分压后，对所述控制节点的电压进行限制；所述第一开关子电路与所述控制节点、所述上拉节点、第二电压端连接；所述第二开关子电路与所述第一电压端、所述控制节点、所述下拉节点连接；所述第一控制电路配置为：在所述上拉节点的电压的控制下，关闭所述第一开关子电路，并通过所述限压子电路限制所述控制节点的电压开启所述第二开关子电路，将所述第一电压端的电压输出至所述下拉节点；所述第一控制电路还配置为：在所述上拉节点的电压的控制下，开启所述第一开关子电路，将所述第二电压端的电压输出至所述控制节点，关闭所述第二开关子电路。2.根据权利要求1所述的移位寄存器，其特征在于，所述限压子电路包括第一电阻；所述第一电阻的第一端与所述第一电压端连接，第二端与所述控制节点连接。3.根据权利要求1所述的移位寄存器，其特征在于，所述第一开关子电路包括：第六晶体管；所述第六晶体管的栅极与所述上拉节点连接，第一极与所述第二电压端连接，第二极与所述控制节点连接；所述第二开关子电路包括：第五晶体管；所述第五晶体管的栅极与所述控制节点连接，第一极与所述第一电压端连接，第二极与所述下拉节点连接。4.根据权利要求1-3任一项所述的移位寄存器，其特征在于，所述移位寄存器还包括：第二控制电路；所述第二控制电路与所述上拉节点、所述下拉节点、所述第二电压端连接；所述第二控制电路配置为：在所述上拉节点的电压的控制下，将所述第二电压端的电压输出至所述下拉节点。5.根据权利要求4所述的移位寄存器，其特征在于，所述移位寄存器还包括：输入电路、复位电路，输出电路、降噪电路、第三控制电路、第四控制电路、储能电路；所述输入电路与信号输入端、所述上拉节点、第一控制端连接；所述输入电路配置为：在所述信号输入端的电压的控制下，将所述第一控制端的电压输出至所述上拉节点；所述复位电路与所述上拉节点、复位信号端、第二控制端连接；所述复位电路配置为：在所述复位信号端的电压的控制下，将所述第二控制端的电压输出至所述上拉节点；所述输出电路与所述上拉节点、时钟信号端、信号输出端连接；所述输出电路配置为：在所述上拉节点的电压的控制下，将所述时钟信号端的电压输出至所述信号输出端；所述降噪电路与第三电压端、所述第二电压端、所述信号输出端连接；所述降噪电路配置为：在所述第三电压端的电压的控制下，将所述第二电压端的电压输出至所述信号输出端；所述第三控制电路与所述下拉节点、所述上拉节点、所述第二电压端连接；所述第三控制电路配置为：在所述下拉节点的电压的控制下，将所述第二电压端的电压输出至所述上拉节点；所述第四控制电路与所述下拉节点、所述第二电压端、所述信号输出端连接；所述第四控制电路配置为：在所述下拉节点的电压的控制下，将所述第二电压端的电压输出至所述信号输出端；所述储能电路与所述上拉节点和所述信号输出端连接；所述储能电路配置为：在所述上拉节点的电压的控制下，进行充放电。6.根据权利要求5所述的移位寄存器，其特征在于，所述输入电路包括第一晶体管；所述第一晶体管的栅极与所述信号输入端连接，第一极与所述上拉节点连接，第二极与所述第一控制端连接；所述复位电路包括第二晶体管；所述第二晶体管的栅极与...

【专利技术属性】
技术研发人员：张郑欣，郭蕾，李宏宇，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京,11