一种匹配晶体负载电容的测试电路及测试方法技术

本发明专利技术涉及测试电路技术领域，尤其涉及一种匹配晶体负载电容的测试电路及测试方法，一处理单元，处理单元用于根据一时钟信号，以时钟信号为基本频率工作并产生一测试信号；时钟信号由一时钟单元和一分频单元产生，分频单元的输入端连接时钟单元的输出端，时钟单元用于产生一时钟源信号，分频单元将时钟源信号分频处理以得到时钟信号；通过检测测试信号的输出频率，以调试时钟单元的匹配容值。有益效果在于：通过检测测试信号的输出频率，调整时钟单元的匹配容值，进而使得测试电路完全匹配，采用这种方式匹配出来的负载电容，能和晶体完全匹配，并达到很高的精度，满足产品的稳定性。

A Test Circuit and Method for Matching the Load Capacitance of Crystal

【技术实现步骤摘要】
一种匹配晶体负载电容的测试电路及测试方法
本专利技术涉及测试电路
，尤其涉及一种匹配晶体负载电容的测试电路及测试方法。
技术介绍
石英晶体振荡器(晶体)是高精度和高稳定度的振荡器，被广泛应用于彩电、计算机、遥控器等各类振荡电路中，以及通信系统中用于频率发生器、为数据处理设备产生时钟信号和为特定系统提供基准信号。匹配电容是指晶振要正常震荡所需要的电容。而负载电容是指在电路中跨接晶体两端的总的外界有效电容。一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。在应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。在现有应用中，通常找晶体厂家测试，只能单独测试，这样没有在实际应用环境，寄生电容，振荡电路也不一样，测试所得参数放到具体线路上会有一定偏差。因而造成晶体的精度不够，产品的稳定性不好。
技术实现思路
针对现有技术中存在的上述问题，现提供一种匹配晶体负载电容的测试电路。具体技术方案如下：一种匹配晶体负载电容的测试电路，其中包括：一处理单元，所述处理单元用于根据一时钟信号，以所述时钟信号为基本频率工作并产生一测试信号；所述时钟本文档来自技高网...

【技术保护点】
1.一种匹配晶体负载电容的测试电路，其特征在于，包括：一处理单元，所述处理单元用于根据一时钟信号，以所述时钟信号为基本频率工作并产生一测试信号；所述时钟信号由一时钟单元和一分频单元产生，所述分频单元的输入端连接所述时钟单元的输出端，所述时钟单元用于产生一时钟源信号，所述分频单元将所述时钟源信号分频处理以得到所述时钟信号；通过检测所述测试信号的输出频率，以调试所述时钟单元的匹配容值。

【技术特征摘要】
1.一种匹配晶体负载电容的测试电路，其特征在于，包括：一处理单元，所述处理单元用于根据一时钟信号，以所述时钟信号为基本频率工作并产生一测试信号；所述时钟信号由一时钟单元和一分频单元产生，所述分频单元的输入端连接所述时钟单元的输出端，所述时钟单元用于产生一时钟源信号，所述分频单元将所述时钟源信号分频处理以得到所述时钟信号；通过检测所述测试信号的输出频率，以调试所述时钟单元的匹配容值。2.根据权利要求1所述的测试电路，其特征在于，所述时钟单元包括：一晶体，所述晶体的第一引脚与第二引脚分别连接接地端，所述晶体的第四引脚连接于所述分频单元的输入端；一第一电容，连接于所述晶体的第三引脚与接地端之间；一第二电容，连接于所述晶体的第四引脚与接地端之间；一第一电阻，连接于所述晶体的第三引脚与第四引脚之间；一第二电阻，连接于所述分频单元的输出端与所述晶体的第三引脚之间。3.根据权利要求2所述的测试电路，其特征在于，所述匹配容值通过以下公式得到：CL＝CL1*CL2/(CL1+CL2)+Cstay；其中，CL用于表示所述时钟单元的匹配容值；CL1用于表示所述第一电容的容值；CL2用于表示所述第二电...

【专利技术属性】
技术研发人员：黄德华，张坤，冯杰，
申请(专利权)人：晶晨半导体上海股份有限公司，
类型：发明
国别省市：上海,31