低失调、低漂移的JFET输入运算放大器制造技术

一种低失调、低漂移的JFET输入运算放大器，包括集成在同一个芯片上的失调调零电路、输入ESD保护电路、差分输入电路、电压放大电路、偏置电路、保护电路和输出扩流电路；所述差分输入电路包括电源正端VS+、电源负端VS－、三极管Q～Q6以及结型场效应管J1和J2，其特殊之处是：所述结型场效应管J1与J2、三极管Q2与Q3左右布置且分别采用共质心的交叉耦合结构，电阻R1与R2、三极管Q1与Q4、三极管Q5与Q6对称分布在芯片中轴线两侧。本实用新型专利技术输入失调电压低、精度高、温度漂移小，对差分输入电路采用完全共质心拓扑结构交叉耦合的版图设计，进一步降低了电路的失调电压及漂移，达到0.1mV以下，满足了使用要求。

【技术实现步骤摘要】
低失调、低漂移的JFET输入运算放大器
本技术涉及一种低失调、低漂移的JFET输入运算放大器。
技术介绍
JFET输入运算放大器，由差分输入电路、电压放大电路、输出扩流电路、偏置电路、保护电路、输入ESD保护电路以及失调调零电路七部分组成，为了降低电路的输入失调电压，一般会对电路的同相、反相输入晶体管采用交叉耦合的版图结构，使失调电压降到1mV左右，再通过失调调零使失调电压降到0.25mV左右，实际工作中不能满足使用要求。
技术实现思路
本技术的目的是解决现有技术存在的上述问题，提供一种低失调、低漂移的JFET输入运算放大器。本技术涉及一种低失调、低漂移的JFET输入运算放大器，包括集成在同一个芯片上的失调调零电路、输入ESD保护电路、差分输入电路、电压放大电路、偏置电路、保护电路和输出扩流电路；所述差分输入电路包括电源正端VS+、电源负端VS－、三极管Q～Q6以及结型场效应管J1和J2，所述三极管Q1基极连接结型场效应管J1的源极和三极管Q2的集电极，三极管Q1集电极连接电源正端VS+，三极管Q1发射极连接三极其管Q1和三极管Q2的基极以及三极管Q5的集电极，三极管Q2发射极1通过电阻R1连接电源负端VS－，三极管Q3的集电极连接三极管Q4的基极并通过电阻R3连接结型场效应管J2的源极，结型场效应管J1和J2的栅极分别为反相输入端IN－和同相输入端IN+并连接，三极管Q3的发射极通过电阻R2连接电源负端VS－，三极管Q4的集电极连接电源正端VS+，三极管Q4发射极连接三极管Q6的集电极，三极管Q6的发射极连接电源负端VS－，所述同相输入端IN+和反相输入端IN－连接输入ESD保护电路，结型场效应管J1和J2的漏极相连并连接偏置电路，三极管Q2和Q3发射极连接失调调零电路，三极管Q5和Q6基极连接偏置电路，三极管Q3集电极连接电压放大电路和保护电路，其特殊之处是：所述结型场效应管J1与J2、三极管Q2与Q3左右布置且分别采用共质心的交叉耦合结构，电阻R1与R2、三极管Q1与Q4、三极管Q5与Q6对称分布在芯片中轴线两侧。进一步地，所述电阻R1和R2位于靠近芯片中轴线的结型场效应管J1和J2内侧，所述三极管Q1和Q4位于远离芯片中轴线的三极管Q2和Q3外侧，所述三极管Q5和Q6位于三极管Q2和Q3右侧。本技术的有益效果是：输入失调电压低、精度高、温度漂移小，对差分输入电路采用完全共质心拓扑结构交叉耦合的版图设计，进一步降低了电路的失调电压及漂移，达到0.1mV以下，满足了使用要求。附图说明图1是本技术的电路结构框图图2是本技术的差分输入电路原理图；图3是本技术的差分输入电路版图；图4是本技术的差分输入电路版图框图。具体实施方式如图所示，该低失调、低漂移的JFET输入运算放大器，包括集成在同一个芯片上的失调调零电路、输入ESD保护电路、差分输入电路、电压放大电路、偏置电路、保护电路和输出扩流电路；所述差分输入电路包括电源正端VS+、电源负端VS－、三极管Q1、Q2、Q3、Q4、Q5和Q6以及结型场效应管J1和J2，所述三极管Q1基极连接结型场效应管J1的源极和三极管Q2的集电极，三极管Q1集电极连接电源正端VS+，三极管Q1发射极连接三极其管Q1和三极管Q2的基极以及三极管Q5的集电极，三极管Q2发射极1通过电阻R1连接电源负端VS－，三极管Q3的集电极连接三极管Q4的基极并通过电阻R3连接结型场效应管J2的源极，结型场效应管J1和J2的栅极分别为反相输入端IN－和同相输入端IN+并连接，三极管Q3的发射极通过电阻R2连接电源负端VS－，三极管Q4的集电极连接电源正端VS+，三极管Q4发射极连接三极管Q6的集电极，三极管Q6的发射极连接电源负端VS－，所述同相输入端IN+和反相输入端IN－连接输入ESD保护电路(提供基准电流IREF)，结型场效应管J1和J2的漏极相连并连接偏置电路，三极管Q2和Q3发射极连接失调调零电路，三极管Q5和Q6基极连接偏置电路，三极管Q3集电极连接电压放大电路和保护电路，所述结型场效应管J1与J2、三极管Q2与Q3左右布置且分别采用共质心的交叉耦合结构，电阻R1与R2、三极管Q1与Q4、三极管Q5与Q6分别对称分布在芯片中轴线1－1`两侧。所述电阻R1和R2位于靠近芯片中轴线1－1`的结型场效应管J1和J2内侧，所述三极管Q1和Q4位于远离芯片中轴线1－1`的三极管Q2和Q3外侧，所述三极管Q5和Q6位于三极管Q2和Q3右侧。差分输入电路采用上述版图布局，使输入级电路完全对称，降低了版图偏差带入的失调电压，降低了输入失调电压。按该版图布局后，实测电路的输入失调电压在0.1mV以下。以上仅为本技术的具体实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种低失调、低漂移的JFET输入运算放大器，包括集成在同一个芯片上的失调调零电路、输入ESD保护电路、差分输入电路、电压放大电路、偏置电路、保护电路和输出扩流电路；所述差分输入电路包括电源正端VS+、电源负端VS－、三极管Q～Q6以及结型场效应管J1和J2，所述三极管Q1基极连接结型场效应管J1的源极和三极管Q2的集电极，三极管Q1集电极连接电源正端VS+，三极管Q1发射极连接三极其管Q1和三极管Q2的基极以及三极管Q5的集电极，三极管Q2发射极1通过电阻R1连接电源负端VS－，三极管Q3的集电极连接三极管Q4的基极并通过电阻R3连接结型场效应管J2的源极，结型场效应管J1和J2的栅极分别为反相输入端IN－和同相输入端IN+并连接，三极管Q3的发射极通过电阻R2连接电源负端VS－，三极管Q4的集电极连接电源正端VS+，三极管Q4发射极连接三极管Q6的集电极，三极管Q6的发射极连接电源负端VS－，所述同相输入端IN+和反相输入端IN－连接输入ESD保护电路，结型场效应管J1和J2的漏极相连并连接偏置电路，三极管Q2和Q3发射极连接失调调零电路，三极管Q5和Q6基极连接偏置电路，三极管Q3集电极连接电压放大电路和保护电路，其特征是：所述结型场效应管J1与J2、三极管Q2与Q3左右布置且分别采用共质心的交叉耦合结构，电阻R1与R2、三极管Q1与Q4、三极管Q5与Q6对称分布在芯片中轴线两侧。...

【技术特征摘要】
1.一种低失调、低漂移的JFET输入运算放大器，包括集成在同一个芯片上的失调调零电路、输入ESD保护电路、差分输入电路、电压放大电路、偏置电路、保护电路和输出扩流电路；所述差分输入电路包括电源正端VS+、电源负端VS－、三极管Q～Q6以及结型场效应管J1和J2，所述三极管Q1基极连接结型场效应管J1的源极和三极管Q2的集电极，三极管Q1集电极连接电源正端VS+，三极管Q1发射极连接三极其管Q1和三极管Q2的基极以及三极管Q5的集电极，三极管Q2发射极1通过电阻R1连接电源负端VS－，三极管Q3的集电极连接三极管Q4的基极并通过电阻R3连接结型场效应管J2的源极，结型场效应管J1和J2的栅极分别为反相输入端IN－和同相输入端IN+并连接，三极管Q3的发射极通过电阻R2连接电源负端VS－，三极管Q4的集电极连接电源正端VS...

【专利技术属性】
技术研发人员：罗志勇，彭焕先，李春悦，苏全振，李庆奎，邱晓华，
申请(专利权)人：锦州七七七微电子有限责任公司，
类型：新型
国别省市：辽宁,21