一种基于不可信IP核的系统级芯片安全设计方法技术方案

本发明专利技术涉及一种基于不可信IP核的系统级芯片安全设计方法，首先采用高阶合成技术完成RTL的安全设计；然后将芯片的RTL文件通过一系列的逻辑综合转换成门级网表；接着分析门级网表的逻辑结构，提取标准网表特征；将收集的门级电路的标准网表特征样本分为训练数据集与测试数据集，并采用训练数据集对梯度提升算法进行训练，得到基于梯度提升的硬件木马分类器；最后通过交叉验证法，将测试数据集输入到训练好的梯度提升木马分类器中，得到基于该模型的硬件木马预测结果。本发明专利技术从IP供应链源头设计一条自适应性强，复用性高，扩展性广，快速且智能的SoC安全设计架构。

A System-level Chip Security Design Method Based on Untrusted IP Core

【技术实现步骤摘要】
一种基于不可信IP核的系统级芯片安全设计方法
本专利技术涉及集成电路信息安全领域，特别是一种基于不可信IP核的系统级芯片安全设计方法。
技术介绍
随着无线通信，传感器技术，嵌入式系统和微电子技术的发展，集成电路信息安全问题正面临前所未有的挑战。目前，在半导体供应链全球化趋势下，集成电路行业需要利用不同国家或区域设计/制造的第三方(Third-partyIntellectualProperty,简称3PIP)IP核来完成片上系统(System-on-Chip,简称:SoC)的生产。传统的将底层硬件视为安全可靠的安全防护的策略已经失效，不可信供应商可以直接或间接的将恶意电路植入于IC生产的各个阶段。国内外专家、学者以及科研机构对此问题进行了广泛深入的研究，提出了多种针对硬件木马的可信设计。现在大规模应用的可信设计方法包括：基于空白版图填充的预防注入技术，基于电路伪装的抗木马植入技术，以及大规模集成电路下的第三方IP授信设计。空白版图填充是对于IC内部那些未使用的空间进行单元填充，目的是去除IC空白板块，防止硬件木马的植入。电路伪装则是针对IC布局阶段的模糊设计，通过在设计内部各层之间添加本文档来自技高网...

【技术保护点】
1.一种基于不可信IP核的系统级芯片安全设计方法，其特征在于：包括以下步骤：步骤S1：采用高阶合成技术完成RTL的安全设计；步骤S2：将芯片的RTL文件通过一系列的逻辑综合转换成门级网表；步骤S3：分析门级网表的逻辑结构，提取标准网表特征；步骤S4：将步骤S3收集的门级电路的标准网表特征样本分为训练数据集与测试数据集，并采用训练数据集对梯度提升算法进行训练，得到基于梯度提升的硬件木马分类器；步骤S5：通过交叉验证法，将测试数据集输入到训练好的梯度提升木马分类器中，得到基于该模型的硬件木马预测结果。

【技术特征摘要】
1.一种基于不可信IP核的系统级芯片安全设计方法，其特征在于：包括以下步骤：步骤S1：采用高阶合成技术完成RTL的安全设计；步骤S2：将芯片的RTL文件通过一系列的逻辑综合转换成门级网表；步骤S3：分析门级网表的逻辑结构，提取标准网表特征；步骤S4：将步骤S3收集的门级电路的标准网表特征样本分为训练数据集与测试数据集，并采用训练数据集对梯度提升算法进行训练，得到基于梯度提升的硬件木马分类器；步骤S5：通过交叉验证法，将测试数据集输入到训练好的梯度提升木马分类器中，得到基于该模型的硬件木马预测结果。2.根据权利要求1所述的一种基于不可信IP核的系统级芯片安全设计方法，其特征在于：步骤S1具体包括以下步骤：步骤S11：采用多类别供应商提供的IP核组件，并利用副本比对策略检测植入在IP核中的恶意电路，其中副本也采用多方IP核供应商集成；步骤S12：设计一个替换副本来降低集成电路制造过程中的时间与成本开销，所述替换副本采用的IP核由不同的IP供应商提供，并且需要至少一类IP核与原始设计、验证副本相区别，以此保证替换副本的可信度和安全性。3.根据...

【专利技术属性】
技术研发人员：董晨，贺国荣，郭文忠，张凡，陈荣忠，陈景辉，
申请(专利权)人：福州大学，
类型：发明
国别省市：福建,35