在纳米线和纳米板处理中防止块体硅电荷转移的方法技术

一种制造半导体装置的方法，包括提供在其上具有层状鳍结构的衬底。所述层状鳍结构包括基底鳍部分、设置在所述基底鳍部分上的牺牲部分和设置在所述牺牲部分上的沟道部分。在所述衬底上在所述层状鳍结构上方提供掺杂源膜，并且使掺杂材料从所述掺杂源膜扩散到所述层状鳍结构的除所述沟道部分之外的一部分中，以在所述层状鳍结构中形成扩散掺杂区。在所述衬底上在所述层状鳍结构的至少所述扩散掺杂区上方提供隔离材料。

【技术实现步骤摘要】
【国外来华专利技术】在纳米线和纳米板处理中防止块体硅电荷转移的方法专利技术背景相关申请的交叉引用本申请是基于2016年11月14日提交的美国临时申请号62/421,522并且要求所述美国临时申请的优先权权益，所述申请的全部内容以引用的方式并入本文中。
本公开涉及一种制造诸如集成电路的半导体装置以及用于集成电路的晶体管和晶体管部件的方法。
技术介绍
半导体装置的制造(特别是在微观尺度上)涉及各种制造工艺，诸如成膜沉积、蚀刻掩模形成、图案化、材料蚀刻和移除，以及掺杂处理，所述工艺被重复地执行以在衬底上形成期望的半导体装置元件。历史上，通过微制造，已经在一个平面中形成晶体管，其中布线/金属化形成在这种平面上方，并且因此已经被表征为二维(2D)电路或2D制造。缩放工作大大增加了2D电路中每单位面积的晶体管的数量，但随着缩放进入单个数字纳米半导体装置制造节点，缩放工作正面临更大的挑战。半导体装置制造商已经表达了对三维(3D)半导体装置的需要，在三维半导体装置中晶体管堆叠在彼此之上。仍然需要提供改进的和高性能的半导体装置的缩放，并且需要对应的制造工艺。
技术实现思路
本公开的一个目标是提供改进电性能和可靠性的3D半导体本文档来自技高网...

【技术保护点】
1.一种制造半导体装置的方法，所述方法包括：提供在其上具有层状鳍结构的衬底，所述层状鳍结构包括基底鳍部分、设置在所述基底鳍部分上的牺牲部分和设置在所述牺牲部分上的沟道部分；在所述衬底上在所述层状鳍结构上方提供掺杂源膜；使掺杂材料从所述掺杂源膜扩散到所述层状鳍结构的除所述沟道部分之外的一部分中，以在所述层状鳍结构中形成扩散掺杂区；以及在所述衬底上在所述层状鳍结构的至少所述扩散掺杂区上方提供隔离材料。

【技术特征摘要】
【国外来华专利技术】2016.11.14 US 62/421,5221.一种制造半导体装置的方法，所述方法包括：提供在其上具有层状鳍结构的衬底，所述层状鳍结构包括基底鳍部分、设置在所述基底鳍部分上的牺牲部分和设置在所述牺牲部分上的沟道部分；在所述衬底上在所述层状鳍结构上方提供掺杂源膜；使掺杂材料从所述掺杂源膜扩散到所述层状鳍结构的除所述沟道部分之外的一部分中，以在所述层状鳍结构中形成扩散掺杂区；以及在所述衬底上在所述层状鳍结构的至少所述扩散掺杂区上方提供隔离材料。2.如权利要求1所述的方法，其中所述提供衬底包括：将所述基底鳍提供为由经掺杂Si的块体形成的块体鳍；以及在所述块体鳍上提供多层鳍结构，其中所述多层鳍结构包括将所述牺牲部分提供为与形成所述沟道部分的多个Si层交替的多个SiGe层。3.如权利要求2所述的方法，其中所述多个Si层中的每一者形成纳米线或纳米板。4.如权利要求2所述的方法，其中所述提供掺杂源膜包括仅在所述层状鳍结构的一部分上方提供所述掺杂源膜，所述掺杂源膜的位置被选择以防止所述掺杂材料扩散到所述沟道部分中。5.如权利要求4所述的方法，其中选择所述掺杂源膜的所述位置以至少覆盖所述层状鳍结构的所述基底鳍部分的一部分。6.如权利要求5所述的方法，其中选择所述掺杂源膜的所述位置以覆盖所述层状鳍结构的所述基底鳍部分。7.如权利要求6所述的方法，其中选择所述掺杂源膜的所述位置以覆盖所述层状鳍结构的所述牺牲部分的一部分。8.如权利要求1所述的方法，其中所述扩散包括执行驱动退火加热以使所述掺杂材料扩散到所述层状鳍结构中。9.如权利要求8所述的方法，其中所述扩散还包括执行源极/漏极尖峰退火加热以使所述掺杂材料扩散到所述层状鳍结构中。10.如权利要求8所述的方法，其中所述扩散还包括调节所述驱动退火的时间和温度中的至少一者，以防止...

【专利技术属性】
技术研发人员：杰弗里·史密斯，安东·德维利耶，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本,JP