一种超低损耗理想二极管制造技术

本实用新型专利技术涉及二极管技术领域，尤其是一种超低损耗理想二极管，包括组合逻辑控制电路和第一P沟道MOS管，组合逻辑控制电路包括第二P沟道MOS管、第三P沟道MOS管、第一电阻和第二电阻，第一P沟道MOS管的漏极连接第二P沟道MOS管的源极，第一P沟道MOS管的源极电连接第三P沟道MOS管的源极，第一P沟道MOS管的栅极电连接第三P沟道MOS管的漏极，第二P沟道MOS管的栅极连接第二P沟道MOS管的漏极和第三P沟道MOS管的栅极，第二P沟道MOS管的漏极通过第一电阻接地，第三P沟道MOS管的漏极通过第二电阻接地。

【技术实现步骤摘要】
一种超低损耗理想二极管
本技术涉及功率二极管
，尤其是一种超低损耗理想二极管。
技术介绍
二极管由于具有单向导通特性，具有防止倒灌功能，得到越来越多的应用，特别是肖特基二极管串接的电源上具有较小压降，正受到越来越多设计师的欢迎。由于肖特基二极管的压降还是大于MOS管压降，对于一些电压敏感的电路来说，更倾向于使用具有低阻抗特性的MOS管，提高产品的可靠性。现在有很多USB电源开关(配电开关)，自带了防止倒灌的功能，如MP62055芯片。因为当外部设备连接到计算机的USB端口时，设备绝对不能将电流反向流入计算机的VBus，否则会烧坏计算机。目前Oring电路应用于很多场合，作用就是保证各个单体电源互相独立、不出现倒灌现象，最常见应用于均流电路中，满足不同功率需求。因此需要一种理想二极管，超低损耗的理想二极管，进一步降低压降，并具有防倒灌，保护前级功能，使损耗降到最低，延长电池工作时间。另外，与本技术最相近的技术实现方案如下，但都存在一定不足：二极管方案：二极管由于本身具有单向导电性，所以是天然的Oring电路，最基本的Oring电路就是在输出端加一个二极管。使用二极管串接在电源上，电路简单，其缺陷是二极管大约有0.6V的压降，电压降会随着输入电流成比例的功率损耗。随着电流增大，压降也会变大，如用肖特基二极管取代可以降低功率，但是功率损耗比较大：以肖特基二极管SS54为例，电流0.1A、1A、10A、20A对应的压降分别为0.3V、0.4V、0.85V、1.4V,对应的损耗分别为0.03W、0.4W、8.5W、28W，意味着通过电流越大，损耗也越大。肖特基二极管缺点是压降，换算为电流损耗，其静态电流损耗至少为毫安级。MCU+PMOS管方案：电路特点需要一个额外的辅助电压、微控制器(MCU)，使用MCU的两路AD对PMOS管的漏极(D极)和源极(S极)进行电压采集，比较两者的电压大小，进而控制PMOS管的导通与截止，不足之处工作电流损耗至少为毫安级，电流损耗很大，且需要使用额外的辅助电压和MCU，方案成本高。双NPN对管+NMOS管方案：电路特点需要一个额外的辅助电压，使用相同厂家同一批次的两个NPN管，这样就可以保证两个集电极电压是基本相等，或者优选封装在一起的两个NPN三极管对管，这样就几乎相等了，从而可以保证恰当的开关和防倒灌功能，不足之处三极管的偏置电阻为千欧姆级，静态工作电流损耗至少为毫安级，电流损耗很大，且需要使用额外的辅助电压。双PNP对管+PMOS管方案：选用封装在一起的两个PNP三极管的器件，可以保证两个集电极就几乎相等了，从而可以保证恰当的开关和防倒灌功能，不足之处三极管的偏置电阻为千欧姆级，静态工作电流损耗至少为毫安级，电流损耗很大。理想二极管方案：使用芯片LTC4413，凌特公司(LinearTechnology)推出双通道理想二极管LTC4413，它特别针对减少热量、压降与占板面积及延长电池使用时间而设计。该器件非常适用于需要理想二极管"或"功能来实现负载共享或两个输入电源间自动切换的应用。LTC4413在500mA和2A时分别具有80mV和210mV的低正向电压，泄漏电流仅为1uA，较分立二极管"或"解决方案有极大改进。LTC4413含有两个100mOhm的P沟道MOSFET。每个MOSFET的最大正向电流限制在恒定2.6A，内部热限制电路在出现故障时可保护器件。不足之处：输出电流高大为1A，静态电流低于40μA，且存在低于1μA的反向倒灌电流将从输出端OUT流向输入端IN；9uA漏极开路STAT引脚指示所选通道的导通状态，并可用于驱动外部P沟道MOSFET以控制第三个备用电源；LTC4413价格高，以1000片为单位批量购买，每片起价为2.15美元。因此，对于上述问题有必要提出一种超低损耗理想二极管。
技术实现思路
本技术目的是克服了现有技术中的不足，提供了一种超低损耗理想二极管。为了解决上述技术问题，本技术是通过以下技术方案实现：一种超低损耗理想二极管，包括组合逻辑控制电路和PMOS管，所述组合逻辑控制电路包括第二P沟道MOS管、第三P沟道MOS管、第一电阻和第二电阻，所述PMOS管的漏极连接第二P沟道MOS管的源极，所述PMOS管的源极电连接所述第三P沟道MOS管的源极，所述第二P沟道MOS管的栅极连接第三P沟道MOS管的栅极，所述第二P沟道MOS管的漏极通过第一电阻接地，所述第三P沟道MOS管的漏极通过第二电阻接地。优选地，所述第一P沟道MOS管的栅极分别连接第三P沟道MOS管的漏极和第二电阻。优选地，所述第二P沟道MOS管的栅极分别连接第二P沟道MOS管的漏极和第一电阻。优选地，所述组合逻辑控制电路静态损耗很低，电流损耗为小于微安级。优选地，所述第一电阻和第二电阻串接100MΩ电阻，静态电流损耗小于100nA。优选地，所述电路具有防止倒灌的功能，且具有很低的正向电压。优选地，所述第一P沟道MOS管可以使用不同导通电流大小的P沟道MOS管。本技术有益效果：本技术具有防止倒灌功能，可以保护前级电路；具有非常低的损耗，静态电流损耗小于100nA；使用组合逻辑控制电路，电路简单，成本很低，实用性强。以下将结合附图对本技术的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本技术的目的、特征和效果。附图说明图1是本技术的原理框图。图2是本技术采用分立的PMOS管的电路原理图。图3是本技术采用PMOS对管BSS84DW-7-F的电路原理图。具体实施方式以下结合附图对本技术的实施例进行详细说明，但是本技术可以由权利要求限定和覆盖的多种不同方式实施。如图1并结合图2和图3所示，图1为图2简化示意图，包括组合逻辑控制电路(D1)和PMOS管(V1)，组合逻辑控制电路(D1)由2个同型号的P沟道MOS管(V2、V3)、2个串接电阻(R1、R2)组成。具有相同的参数、封装在一起的PMOS对管和串接2个电阻(R1、R2)组成电路控制PMOS管(V1)的导通与截止：当输入电压Vin不小于输出电压Vout时，PMOS管(V1)导通；反之PMOS管(V1)截止，防止Vout电流进行倒灌至Vin，保护Vin电源前级电路。由于MOS管属于电压器件，MOS管导通和截止时其电流非常小，串接大阻值电阻，可以忽略不计，导通时只损耗很小的电流(小于微安级)，与传统肖特基二极管或PNP对管控制的PMOS管电路相比，损耗降低很大，PMOS对管组成的电路属于超低损耗控制器，理想二极管电路电流损耗低于微安级。进一步的，所述MOS对管具有相同的参数、对称的双P沟道MOS对管(D2)，可以保证温度变化时尽可能保持参数一致性，如图3所示。所述电路根据不同损耗需求调整PMOS对管(D2)两个漏极(D极)串接电阻的大小，满足损耗需求。所述电路静态损耗很低，电流损耗为小于微安级，若2个电阻串接100MΩ电阻，静态电流损耗小于100nA，所述电路具有防止倒灌的功能，且具有很低的正向电压。其中，所述组合逻辑控制电路(D1)由PMOS管(V1)、PMOS对管(V2、V3)、2个电阻(R1、R2)组成，所述PMOS管(V1)可以使用不同导通电流大小的P沟道MOS管，本文档来自技高网...

【技术保护点】
1.一种超低损耗理想二极管，其特征在于：包括组合逻辑控制电路和第一P沟道MOS管，所述组合逻辑控制电路包括第二P沟道MOS管、第三P沟道MOS管、第一电阻和第二电阻，所述第一P沟道MOS管的漏极连接第二P沟道MOS管的源极，所述第一P沟道MOS管的源极电连接所述第三P沟道MOS管的源极，所述第一P沟道MOS管的栅极电连接第三P沟道MOS管的漏极，所述第二P沟道MOS管的栅极连接第二P沟道MOS管的漏极和第三P沟道MOS管的栅极，所述第二P沟道MOS管的漏极通过第一电阻接地，所述第三P沟道MOS管的漏极通过第二电阻接地。

【技术特征摘要】
1.一种超低损耗理想二极管，其特征在于：包括组合逻辑控制电路和第一P沟道MOS管，所述组合逻辑控制电路包括第二P沟道MOS管、第三P沟道MOS管、第一电阻和第二电阻，所述第一P沟道MOS管的漏极连接第二P沟道MOS管的源极，所述第一P沟道MOS管的源极电连接所述第三P沟道MOS管的源极，所述第一P沟道MOS管的栅极电连接第三P沟道MOS管的漏极，所述第二P沟道MOS管的栅极连接第二P沟道MOS管的漏极和第三P沟道MOS管的栅极，所述第二...

【专利技术属性】
技术研发人员：陈石平，陈顺清，郑彩霞，彭进双，
申请(专利权)人：广州奥格智能科技有限公司，
类型：新型
国别省市：广东,44