适用于GaN高速栅驱动电路的电平位移电路制造技术

适用于GaN高速栅驱动电路的电平位移电路，属于电源管理技术领域。本发明专利技术利用电压转电流再转电压的结构进行栅驱动控制信号传输，实现了轨到轨输出能力，能够防止GaN高速栅驱动电路在死区时间内开关节点电压为负而引起的信号延迟甚至丢失的情况；采用动态电流支路进行快速电压瞬变保护，采用抗共模瞬态噪声干扰模块进行防浮动电源轨dv/dt串扰的保护，实现了电平位移电路输入端及中间节点的高CMTI能力；采用限制电流的正反馈锁存模块来锁存电流作输出保持结构，降低了电平位移电路的传输延迟，实现高速信号传输，且提供了低阻通路及正反馈防止电路输出受到浮动电源轨的高dv/dt能力串扰，从而实现了电平位移电路输出端的高CMTI能力，提高了电路的可靠性。

【技术实现步骤摘要】
适用于GaN高速栅驱动电路的电平位移电路
本专利技术属于电源管理
，具体涉及一种适用于GaN高速栅驱动电路的电平位移电路。
技术介绍
由于GaN功率开关器件(如GaNHEMT)具有低栅电荷Qg、低导通电阻Rds_on、耐高压、无反向恢复时间等良好的器件物理特性，GaN功率开关器件高压半桥硬开关驱动技术在高频、高功率密度功率转换应用(如半桥、全校、同步整流BUCK转换器等)中越加重要。高速、低功耗、高CMTI(CommonModeTransientImmunity，抗共模瞬态噪声干扰能力)的电平位移电路在GaN功率开关器件驱动电路的高侧驱动电路中非常关键，因为其决定着高侧驱动传输延迟(尤其是在输入电压更高的应用中)，且电平位移电路的输出范围、CMTI能力决定着高侧驱动的信号完整性。而GaN功率开关器件高压半桥硬开关驱动电路相较于传统Si功率开关器件而言，由于栅电荷Qg及导通电阻Rds_on很小，在半桥硬开关驱动下器件开关速度非常快，通常适用于MHz开关频率、CMTI达50V/ns的应用中，因此GaN功率开关器件高压半桥硬开关驱动电路的电平位移电路应具备50V/ns的CMTI能力及尽量达到低于5ns的传输延迟；此外，由于GaN功率开关器件半桥硬开关驱动应用下，死区时间内，功率开关节点电压VSW的负压将远大于Si功率开关器件的情况，因此电平位移电路应具备轨到轨输出的能力，以保证驱动信号在传输过程中不会丢失。而传统适用于Si功率开关器件驱动电路的电平位移电路结构在高压应用下传输延迟高、CMTI低、通常不能实现轨到轨输出，因此不适用于GaN功率开关器件半桥硬开关驱动应用。如图1为传统适用于Si功率开关器件的电平位移电路，其工作过程可描述如下：处于低压域(芯片内部电源VDD到芯片地VSS)的栅驱动输入信号HI被转换成边沿触发的短脉冲信号HINP、HINN控制电平位移电路中的高压MOS管MH1与MH2，当MH1(或MH2)开启时，流过MH1(或MH2)的电流由MH1(或MH2)及电阻R决定，该电流在R上形成的压降将参考高侧的浮动电源轨BST，正常工作情况下，该压降将低于后级逻辑电路的识别电平VT，从而被后级逻辑电平识别并恢复至与HI同频同相、相同占空比的栅极控制信号以控制高侧功率管。综上所述，即：低压域(VDD-VSS)的栅驱动输入信号用于对电平位移电路进行短脉冲控制，其输出信号参考高侧的浮动电源轨，从而落入高侧电压域(浮动电源轨VBST到驱动电路的开关节点电压VSW)并被逻辑电路恢复成为正常的栅驱动信号。其中齐纳(Zener)管用于限制电平位移电路的输出相对浮动电源轨BST的压降，防止压降过大引起后级逻辑电路被击穿；短脉冲控制用于限制电平位移电路的功耗。如图1所示，传统适用于Si功率开关器件的电平位移电路迁移至GaN功率开关器件栅驱动时存在以下问题：1.该电路输出仅以浮动电源轨BST进行参考，并非轨到轨输出，而GaN功率开关器件栅驱动电路在半桥硬开关拓扑下、死区时间内，可能存在功率开关节点电压VSW为负的情况(典型值为VSW＝-2.5～-3V，且会随着负载电流及封装和PCB寄生参数的增大而增大)，导致后级逻辑电路的识别电平VT随着其参考地SW的变化而变化，最终使得电平位移电路的输出压降脱离逻辑电路的识别范围，造成控制信号丢失；2.当上功率管开启时，浮动电源轨BST通过自举电容耦合开关节点SW的电压变化速率dv/dt，该dv/dt将通过寄生电容串扰至电平位移电路输入端、内部节点或输出节点，形成的噪声可能导致电路误触发(如通过高压管栅漏寄生电容CGS将其栅极控制信号串扰至高电平)；更有可能存在的情况是，由于电平位移电路的输出通过电阻R连接至BST(出于节省功耗的考虑，R一般比较大)，这将导致输出节点电压无法跟随上BST的快速变化，拉大输出节点与BST之间的压差，导致后级电路误识别；3.在高压应用下，芯片内低压域电路靠电平位移电路的高压管MH1、MH2的漏端隔绝来自浮动电源轨BST的高压，而耐压能力越强，高压管漏端对地寄生电容越大，这将导致MH1(或MH2)开启时，电平位移电路的输出变化得很慢(变化速度由流过R的电流大小及高压管漏端寄生电容CPX决定)，使得电平位移电路的传输延迟变得很长。GaN功率开关器件栅驱动电路通常应用在高压、高开关频率、高CMTI的场合，上述传统电平位移电路的缺点将导致其不能适用于GaN功率开关器件栅驱动。
技术实现思路
针对GaN功率开关器件栅驱动对传输速度、抗共模瞬态噪声干扰能力和轨到轨输出能力的要求以及传统电平位移电路无法适用GaN功率开关器件栅驱动的不足之处，本专利技术提出一种高速电平位移电路，其在保证电平位移电路实现超低传输延迟的情况下，可实现GaN功率开关器件半桥硬开关驱动应用中抗开关节点电压VSW为负压的轨到轨输出能力(在典型VSW＝-2.5～-3V的DC电压下依然可实现轨到轨输出)，且能达到很高的抗共模瞬态噪声干扰能力(CMTI＝50V/ns)，适用于GaN功率开关器件半桥硬开关驱动应用。本专利技术的技术方案为：适用于GaN高速栅驱动电路的电平位移电路，包括第一电压-电流转换模块、第二电压-电流转换模块、第一电流-电压转换模块、第二电流-电压转换模块、第一抗共模瞬态噪声干扰模块、第二抗共模瞬态噪声干扰模块、第一动态电流支路、第二动态电流支路、正反馈锁存模块和非线性控制电流镜模块，所述第一电压-电流转换模块包括第一高压NMOS管MH1、第一NMOS管M1和第一PMOS管M3，第一NMOS管M1的栅极连接第一输入信号HINP，其漏极连接第一高压NMOS管MH1的源极，其源极接地；第一高压NMOS管MH1的栅极连接电源电压，其漏极作为第一节点X连接第一PMOS管M3的栅极和漏极，第一PMOS管M3的源极连接浮动电源轨；所述第二电压-电流转换模块包括第二高压NMOS管MH2、第二NMOS管M2和第二PMOS管M6，第二NMOS管M2的栅极连接第二输入信号HINN，其漏极连接第二高压NMOS管MH2的源极，其源极接地；第二高压NMOS管MH2的栅极连接电源电压，其漏极作为第二节点Y连接第二PMOS管M6的栅极和漏极，第二PMOS管M6的源极连接浮动电源轨；所述第一输入信号HINP和第二输入信号HINN分别为所述GaN高速栅驱动电路的栅驱动控制信号HI的上升沿触发短脉冲信号和下降沿触发短脉冲信号；所述第一电流-电压转换模块包括第三PMOS管M4、第四PMOS管M8、第三NMOS管M9和第四NMOS管M10，第三PMOS管M4的栅极连接第一PMOS管M3的栅极，其源极连接浮动电源轨，其漏极连接第三NMOS管M9的漏极和电平位移电路的第一输出端；第四PMOS管M8的栅极连接所述第二节点Y，其源极连接浮动电源轨，其漏极连接第三NMOS管M9的栅极、第四NMOS管M10的栅极和漏极；第三NMOS管M9和第四NMOS管M10的源极连接所述GaN高速栅驱动电路的开关节点；所述第二电流-电压转换模块包括第五PMOS管M5、第六PMOS管M7、第五NMOS管M11和第六NMOS管M12，第六PMOS管M7的栅极连接第二PMOS管M6的栅极，其源极连接浮动电源轨，其漏极连接第五NMOS管M11的漏极和电平本文档来自技高网...

【技术保护点】
1.适用于GaN高速栅驱动电路的电平位移电路，其特征在于，包括第一电压‑电流转换模块、第二电压‑电流转换模块、第一电流‑电压转换模块、第二电流‑电压转换模块、第一抗共模瞬态噪声干扰模块、第二抗共模瞬态噪声干扰模块、第一动态电流支路、第二动态电流支路、正反馈锁存模块和非线性控制电流镜模块，所述第一电压‑电流转换模块包括第一高压NMOS管MH1、第一NMOS管M1和第一PMOS管M3，第一NMOS管M1的栅极连接第一输入信号HINP，其漏极连接第一高压NMOS管MH1的源极，其源极接地；第一高压NMOS管MH1的栅极连接电源电压，其漏极作为第一节点X连接第一PMOS管M3的栅极和漏极，第一PMOS管M3的源极连接浮动电源轨；所述第二电压‑电流转换模块包括第二高压NMOS管MH2、第二NMOS管M2和第二PMOS管M6，第二NMOS管M2的栅极连接第二输入信号HINN，其漏极连接第二高压NMOS管MH2的源极，其源极接地；第二高压NMOS管MH2的栅极连接电源电压，其漏极作为第二节点Y连接第二PMOS管M6的栅极和漏极，第二PMOS管M6的源极连接浮动电源轨；所述第一输入信号HINP和第二输入信号HINN分别为所述GaN高速栅驱动电路的栅驱动控制信号HI的上升沿触发短脉冲信号和下降沿触发短脉冲信号；所述第一电流‑电压转换模块包括第三PMOS管M4、第四PMOS管M8、第三NMOS管M9和第四NMOS管M10，第三PMOS管M4的栅极连接第一PMOS管M3的栅极，其源极连接浮动电源轨，其漏极连接第三NMOS管M9的漏极和电平位移电路的第一输出端；第四PMOS管M8的栅极连接所述第二节点Y，其源极连接浮动电源轨，其漏极连接第三NMOS管M9的栅极、第四NMOS管M10的栅极和漏极；第三NMOS管M9和第四NMOS管M10的源极连接所述GaN高速栅驱动电路的开关节点；所述第二电流‑电压转换模块包括第五PMOS管M5、第六PMOS管M7、第五NMOS管M11和第六NMOS管M12，第六PMOS管M7的栅极连接第二PMOS管M6的栅极，其源极连接浮动电源轨，其漏极连接第五NMOS管M11的漏极和电平位移电路的第二输出端；第五PMOS管M5的栅极连接所述第一节点X，其源极连接浮动电源轨，其漏极连接第五NMOS管M11的栅极、第六NMOS管M12的栅极和漏极；第五NMOS管M11和第六NMOS管M12的源极连接所述GaN高速栅驱动电路的开关节点；所述第一抗共模瞬态噪声干扰模块包括第七PMOS管M01和所述第一电压‑电流转换模块中的第一高压NMOS管MH1，第七PMOS管M01的栅极和源极连接第一高压NMOS管MH1的栅极，其漏极连接第一高压NMOS管MH1的源极；所述第二抗共模瞬态噪声干扰模块包括第八PMOS管M02和所述第二电压‑电流转换模块中的第二高压NMOS管MH2，第八PMOS管M02的栅极和源极连接第二高压NMOS管MH2的栅极，其漏极连接第二高压NMOS管MH2的源极；所述非线性控制电流镜模块用于为所述正反馈锁存模块提供第一偏置电流和第二偏置电流；所述正反馈锁存模块包括第九PMOS管M19、第十PMOS管M21、第七NMOS管M20和第八NMOS管M22，第九PMOS管M19的源极连接所述第一偏置电流，其栅极连接第七NMOS管M20的栅极、第十PMOS管M21和第八NMOS管M22的漏极以及所述电平位移电路的第二输出端，其漏极连接第七NMOS管M20的漏极、第十PMOS管M21和第八NMOS管M22的栅极以及所述电平位移电路的第一输出端；第十PMOS管M21的源极连接所述第一偏置电流，第七NMOS管M20和第八NMOS管M22的源极连接所述第二偏置电流；所述第一动态电流支路用于为所述第一节点X提供一条低阻通路连接至浮动电源轨；所述第二动态电流支路用于为所述第二极点Y提供一条低阻通路连接至浮动电源轨。...

【技术特征摘要】
1.适用于GaN高速栅驱动电路的电平位移电路，其特征在于，包括第一电压-电流转换模块、第二电压-电流转换模块、第一电流-电压转换模块、第二电流-电压转换模块、第一抗共模瞬态噪声干扰模块、第二抗共模瞬态噪声干扰模块、第一动态电流支路、第二动态电流支路、正反馈锁存模块和非线性控制电流镜模块，所述第一电压-电流转换模块包括第一高压NMOS管MH1、第一NMOS管M1和第一PMOS管M3，第一NMOS管M1的栅极连接第一输入信号HINP，其漏极连接第一高压NMOS管MH1的源极，其源极接地；第一高压NMOS管MH1的栅极连接电源电压，其漏极作为第一节点X连接第一PMOS管M3的栅极和漏极，第一PMOS管M3的源极连接浮动电源轨；所述第二电压-电流转换模块包括第二高压NMOS管MH2、第二NMOS管M2和第二PMOS管M6，第二NMOS管M2的栅极连接第二输入信号HINN，其漏极连接第二高压NMOS管MH2的源极，其源极接地；第二高压NMOS管MH2的栅极连接电源电压，其漏极作为第二节点Y连接第二PMOS管M6的栅极和漏极，第二PMOS管M6的源极连接浮动电源轨；所述第一输入信号HINP和第二输入信号HINN分别为所述GaN高速栅驱动电路的栅驱动控制信号HI的上升沿触发短脉冲信号和下降沿触发短脉冲信号；所述第一电流-电压转换模块包括第三PMOS管M4、第四PMOS管M8、第三NMOS管M9和第四NMOS管M10，第三PMOS管M4的栅极连接第一PMOS管M3的栅极，其源极连接浮动电源轨，其漏极连接第三NMOS管M9的漏极和电平位移电路的第一输出端；第四PMOS管M8的栅极连接所述第二节点Y，其源极连接浮动电源轨，其漏极连接第三NMOS管M9的栅极、第四NMOS管M10的栅极和漏极；第三NMOS管M9和第四NMOS管M10的源极连接所述GaN高速栅驱动电路的开关节点；所述第二电流-电压转换模块包括第五PMOS管M5、第六PMOS管M7、第五NMOS管M11和第六NMOS管M12，第六PMOS管M7的栅极连接第二PMOS管M6的栅极，其源极连接浮动电源轨，其漏极连接第五NMOS管M11的漏极和电平位移电路的第二输出端；第五PMOS管M5的栅极连接所述第一节点X，其源极连接浮动电源轨，其漏极连接第五NMOS管M11的栅极、第六NMOS管M12的栅极和漏极；第五NMOS管M11和第六NMOS管M12的源极连接所述GaN高速栅驱动电路的开关节点；所述第一抗共模瞬态噪声干扰模块包括第七PMOS管M01和所述第一电压-电流转换模块中的第一高压NMOS管MH1，第七PMOS管M01的栅极和源极连接第一高压NMOS管MH1的栅极，其漏极连接第一高压NMOS管MH1的源极；所述第二抗共模瞬态噪声干扰模块包括第八PMOS管M02和所述第二电压-电流转换模块中的第二高压NMOS管MH2，第八PMOS管M02的栅极和源极连接第二高压NMOS管MH2的栅极，其漏极连接第二高压NMOS管MH2的源极；所述非线性控制电...

【专利技术属性】
技术研发人员：明鑫，张宣，张志文，范子威，胡黎，潘溯，秦尧，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51