垂直结构UMOSFET器件及其制作方法技术

本发明专利技术公开了一种垂直结构UMOSFET器件，其包括：第一、第二导电类型半导体层，具有第一导电类型的源区层以及源、漏、栅极；第二导电类型半导体层设置在第一导电类型半导体层的一侧表面，源区层形成在第二导电类型半导体层内，源极同时与第二导电类型半导体层及源区层电性连接，栅极设置在槽状结构内，槽状结构顶端设置于源区层表面，底端穿入第一导电类型半导体层，且在槽状结构的内壁与栅极之间还设置有钝化层，漏极与第一导电类型半导体层的另一侧表面连接。本发明专利技术的UMOSFET器件具有低导通电阻、高频率、高击穿电压等优点。本发明专利技术还公开了所述UMOSFET器件的制作方法。

【技术实现步骤摘要】
垂直结构UMOSFET器件及其制作方法
本专利技术涉及一种半导体器件，特别涉及一种垂直结构MOSFET器件及其制作方法，属于微电子
及半导体材料领域。
技术介绍
随着半导体材料的发展，传统的Si基功率器件的设计与制备工艺都逐渐完善，其性能已经接近材料特性所决定的理论极限。而Ⅲ族氮化物(如GaN)具有大禁带宽度、高电子迁移率、高击穿场强等优点，具有更高的Baliga品质因数和更优的Johnson品质因数，能够满足下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更高温度的工作的要求。回顾Si基电力电子器件的发展，从肖特基整流管、双极结型晶体管到绝缘栅双极型晶体管(IGBT)，整体的发展方向是提高容量和工作频率、降低通态压降、减小驱动功率、改善动态参数和多功能化，其电流传输方向由水平方向逐渐转向垂直方向。GaN基功率器件也有类似的发展趋势，目前处于主导地位的仍是基于AlGaN/GaN异质结的水平结构GaN基HEMT，随着生长工艺与机理研究不断发展，器件性能也在逐步提高，但也存在一些亟待解决的问题，如在高的漏极偏置电压或脉冲条件下工作时，会出现比较明显电流崩塌现象，致使器件特性退化；基于槽栅技术和基于氟离子注入技术的GaNHEMT增强型器件引起的刻蚀损伤、注入损伤以及高压工作稳定性等问题；引入场板结构在提高器件耐压的同时增加额外的电容进而影响频率特性等等。总之，上述问题的存在激发了垂直结构器件的研究。随着技术的进步，高质量的GaN衬底逐渐走向市场，基于GaN衬底和同质外延技术的垂直结构电力电子器件的应用需求已经在眼前。垂直结构器件在不牺牲器件尺寸的情况下可以通过增加漂移区厚度来提高击穿电压，从而有利于实现高功率密度芯片。目前研究最多的垂直器件包括CAVET(CurrentApertureVerticalElectronTransistor)和槽型栅MOSFET(UMOSFET)两种结构，其中CAVET结构同样面临与水平结构类似的难以实现增强型的问题，其阈值电压不足以满足高功率汽车应用等的要求，不能防止由于噪声等因素带来的误操作。而UMOSFET的工作原理在于栅极加正压从而在沿着槽栅的侧壁形成的反型层沟道实现器件的导通，属于增强型器件，这种结构避免了传统VDMOSFET中存在的JFET区，有利于内阻的明显降低，元胞密度可以进一步提高。但在传统UMOSFET器件的制作过程中，需要在p-GaN层表面上外延n-GaN，在反应室进行p-GaN的炉内退火后，生长n-GaN的过程中，由于高温环境和氢气的环境下极易发生p-GaN的钝化，重新变为高阻特性。其次，Mg的大量掺入会在p-GaN中引入更多的位错和缺陷使晶体质量变差从而影响后续n-GaN材料的结晶质量。
技术实现思路
本专利技术的主要目的在于提供一种垂直结构GaN基UMOSFET器件及其制作方法，从而克服现有技术中的不足。为实现前述专利技术目的，本专利技术采用的技术方案包括：本专利技术实施例提供了一种垂直结构UMOSFET器件，其包括：第一导电类型半导体层；第二导电类型半导体层，其设置在第一导电类型半导体层的第一表面；具有第一导电类型的源区层，其形成在第二导电类型半导体层内；源极，其设置在第二导电类型半导体层上，且同时与第二导电类型半导体层及源区层电性连接；栅极，其设置在槽状结构内，所述槽状结构顶端设置于源区层表面，底端穿入第一导电类型半导体层，且在所述槽状结构的内壁与栅极之间还设置有钝化层；以及漏极，其与第一导电类型半导体层的第二表面连接，所述第一表面与第二表面相背对设置。进一步地，所述垂直结构UMOSFET器件还可包括衬底，所述第一导电类型半导体层、漏极分别设置在衬底的相背对的两侧表面上。在一些优选的实施方案中，所述衬底与第一导电类型半导体层一体设置。进一步地，所述槽状结构上端形成在源区层表面，下端穿入第一导电类型半导体层。优选的，所述槽状结构的侧壁与底壁相垂直。进一步地，所述源区层可以是通过对第二导电类型半导体层的选定区域进行离子注入而形成。在一些实施方案中，所述第一导电类型半导体层为低掺杂N-漂移层。在一些实施方案中，所述第二导电类型半导体层为高掺杂P+沟道层。在一些实施方案中，所述源区层为高掺杂N+源区层。在一些实施方案中，所述源极分布于栅极两侧。进一步地，所述源极和漏极分别与电源的低电位和高电位连接。本专利技术实施例还提供了一种制作所述的垂直结构UMOSFET器件的方法，其包括：在第一导电类型半导体层的第一表面设置第二导电类型半导体层；对第二导电类型半导体层的选定区域进行掺杂，从而在第二导电类型半导体层内形成具有第一导电类型的源区层；对源区层进行加工而形成槽状结构，并使槽状结构的底端穿入第一导电类型半导体层；以及，制作源极、漏极及栅极。在一些优选的实施方案中，所述的制作方法还可包括：提供衬底，并以所述衬底的局部区域作为第一导电类型半导体层。与现有技术相比，本专利技术的优点至少在于：(1)提供的UMOSFET器件的材料结构外延生长简单，可以避免传统垂直型CAVET器件二次外延带来的界面污染问题；(2)提供的UMOSFET器件是利用金属-绝缘体-半导体电容的反型状态来实现器件导通，可实现多种方案的增强型器件；(3)提供的UMOSFET器件可以采用衬底与第一导电类型半导体层一体设置的结构，进而可以降低工艺复杂性和时间成本；(4)提供的UMOSFET器件在制作时，可以通过采用不同能量和剂量的Si离子注入实现N+GaN，从而避免源槽刻蚀带来的损伤，工艺易控制，要求较为宽松，具有工艺重复性高、易于大规模生产等特点。附图说明图1是本专利技术一实施方案中基于衬底正面连续外延生长以及Si离子注入形成源区层后的器件剖面图；图2是本专利技术一实施方案中对所述源区层、所述沟道层及所述漂移层进行刻蚀后形成栅槽后的器件剖面图；图3是本专利技术一典型实施方案中利用Si离子注入形成源区层的一种垂直结构GaN基UMOSFET器件的剖面图；图4是本专利技术另一典型实施方案中利用衬底和第一导电类型半导体一体设置的一种垂直结构GaN基UMOSFET器件的剖面图；图5是本专利技术另一典型实施方案中利用衬底和第一导电类型半导体一体设置和通过Si离子注入形成高掺杂N+GaN源区层的垂直结构UMOSFET器件的工艺流程图；附图标记说明：漏极1、衬底2、第一导电类型半导体层3、第二导电类型半导体层4、源区层5、源极6、钝化层7、栅极8。具体实施方式下文将对本专利技术的技术方案作更为详尽的解释说明。但是，应当理解，在本专利技术范围内，本专利技术的上述各技术特征和在下文(如实施例)中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一累述。本专利技术具体涉及一种垂直结构MOSFET器件，其可应用为低导通电阻、高频率、高击穿电压的功率MOS场效应晶体管。本专利技术实施例的一个方面提供了一种垂直结构UMOSFET器件，其包括：第一导电类型半导体层；第二导电类型半导体层，其设置在第一导电类型半导体层的第一表面；具有第一导电类型的源区层，其形成在第二导电类型半导体层内；源极，其设置在第二导电类型半导体层上，且同时与第二导电类型半导体层及源区层电性连接；栅极，其设置在槽状结构内，所述槽状结构顶端设置于源区层表面，底端穿入本文档来自技高网...

【技术保护点】
1.一种垂直结构UMOSFET器件，其特征在于包括：第一导电类型半导体层；第二导电类型半导体层，其设置在第一导电类型半导体层的第一表面；具有第一导电类型的源区层，其形成在第二导电类型半导体层内；源极，其设置在第二导电类型半导体层上，且同时与第二导电类型半导体层及源区层电性连接；栅极，其设置在槽状结构内，所述槽状结构顶端设置于源区层表面，底端穿入第一导电类型半导体层，且在所述槽状结构的内壁与栅极之间还设置有钝化层；以及漏极，其与第一导电类型半导体层的第二表面连接，所述第一表面与第二表面相背对设置。

【技术特征摘要】
1.一种垂直结构UMOSFET器件，其特征在于包括：第一导电类型半导体层；第二导电类型半导体层，其设置在第一导电类型半导体层的第一表面；具有第一导电类型的源区层，其形成在第二导电类型半导体层内；源极，其设置在第二导电类型半导体层上，且同时与第二导电类型半导体层及源区层电性连接；栅极，其设置在槽状结构内，所述槽状结构顶端设置于源区层表面，底端穿入第一导电类型半导体层，且在所述槽状结构的内壁与栅极之间还设置有钝化层；以及漏极，其与第一导电类型半导体层的第二表面连接，所述第一表面与第二表面相背对设置。2.根据权利要求1所述的垂直结构UMOSFET器件，其特征在于还包括衬底，所述第一导电类型半导体层、漏极分别设置在衬底的相背对的两侧表面上；优选的，所述衬底选用GaN衬底；优选的，所述衬底选用低掺杂GaN衬底，其掺杂浓度在1E16cm-3量级，位错密度＜5×106cm-3，表面粗糙度＜0.2nm。3.根据权利要求1所述的垂直结构UMOSFET器件，其特征在于：所述槽状结构上端形成在源区层表面，下端穿入第一导电类型半导体层；优选的，所述槽状结构的侧壁与底壁相垂直。4.根据权利要求1所述的垂直结构UMOSFET器件，其特征在于：所述源区层是通过对第二导电类型半导体层的选定区域进行掺杂而形成。5.根据权利要求1-4中任一项所述的垂直结构UMOSFET器件，其特征在于：所述第一导电类型半导体层为低掺杂N-漂移层；优选的，所述低掺杂N-漂移层是C或者Fe掺杂的，且掺杂浓度≤2E16cm-3；优选的，所述低掺杂N...

【专利技术属性】
技术研发人员：陈扶，于国浩，宋亮，郝荣晖，张宝顺，
申请(专利权)人：中国科学院苏州纳米技术与纳米仿生研究所，中国科学院大学，
类型：发明
国别省市：江苏,32