用于LDPC解码器架构的非线性对数似然比量化技术制造技术

概括而言，本公开内容的某些方面涉及用于对低密度奇偶校验(LDPC)码进行解码的方法和装置，以及更具体地，本公开内容的某些方面涉及用于低密度奇偶校验(LDPC)解码器架构的非线性对数似然比量化技术。本公开内容的各方面涉及如下的技术：该技术使能够利用固定数量的比特来在度量储存中存储后验LLR，所述固定数量的比特少于在用于执行LDPC解码的数据路径处理器中表示后验LLR的固定数量的比特。具体地，某些方面涉及用于将用于表示由数据路径处理器使用的后验LLR的比特量化至数量减少的比特以在度量储存中进行储存的非线性量化技术(使用查找表LUT或诸如逻辑门的硬件)。

Nonlinear Logarithmic Likelihood Ratio Quantization Technology for LDPC Decoder Architecture

In summary, some aspects of the disclosure relate to methods and devices for decoding low-density parity-check (LDPC) codes, and more specifically, some aspects of the disclosure relate to non-linear logarithmic likelihood ratio quantization techniques for low-density parity-check (LDPC) decoder architectures. Various aspects of the disclosure relate to techniques that enable a posterior LLR to be stored in metric storage using a fixed number of bits less than a fixed number of bits representing a posterior LLR in a data path processor used to perform LDPC decoding. Specifically, some aspects involve a non-linear quantization technique (using lookup table LUT or hardware such as logic gates) for quantifying bits representing a posterior LLR used by a data path processor to bits representing a reduced number of bits for storage in metric storage.

【技术实现步骤摘要】
【国外来华专利技术】用于LDPC解码器架构的非线性对数似然比量化技术相关申请的交叉引用本申请要求享受于2017年6月9日递交的美国申请No.15/619,232的优先权，该申请要求享受于2016年11月2日递交的美国临时专利No.62/416,589的优先权和权益。上述两个申请的内容通过引用的方式整体并入本文中。
概括而言，本公开内容的某些方面涉及用于无线通信的方法和装置，以及更具体地，本公开内容的某些方面涉及用于低密度奇偶校验(LDPC)解码器架构的非线性对数似然比量化技术。
技术介绍
无线通信系统被广泛地部署以提供诸如语音、数据等各种类型的通信内容。这些系统可以是能够通过共享可用的系统资源(例如，带宽和发射功率)来支持与多个用户的通信的多址系统。这样的多址系统的示例包括长期演进(LTE)系统、码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、第三代合作伙伴计划(3GPP)长期演进(LTE)系统、改进的长期演进(LTE-A)系统以及正交频分多址(OFDMA)系统。通常，无线多址通信系统可以同时支持针对多个无线节点的通信。每个节点经由在前向链路和反向链路上的传输来与一个或多个本文档来自技高网...

【技术保护点】
1.一种用于执行低密度奇偶校验(LDPC)解码的方法，所述方法包括：接收与使用LDPC编码进行编码的比特相对应的对数似然比；针对经编码的比特中的每个比特更新所述对数似然比，所述对数似然比指示所述经编码的比特中的每个比特的值的概率；针对每个对数似然比，使用固定数量的比特来存储所述对数似然比，其中，针对所述固定数量的比特的第一范围的值，所述对数似然比的值线性地对应于所述固定数量的比特的所述值，并且其中，针对所述固定数量的比特的第二范围的值，所述对数似然比的值对应于与所述固定数量的比特的所述值不同的值；以及利用所述对数似然比来对经编码的比特进行解码。

【技术特征摘要】
【国外来华专利技术】2016.11.02 US 62/416,589;2017.06.09 US 15/619,2321.一种用于执行低密度奇偶校验(LDPC)解码的方法，所述方法包括：接收与使用LDPC编码进行编码的比特相对应的对数似然比；针对经编码的比特中的每个比特更新所述对数似然比，所述对数似然比指示所述经编码的比特中的每个比特的值的概率；针对每个对数似然比，使用固定数量的比特来存储所述对数似然比，其中，针对所述固定数量的比特的第一范围的值，所述对数似然比的值线性地对应于所述固定数量的比特的所述值，并且其中，针对所述固定数量的比特的第二范围的值，所述对数似然比的值对应于与所述固定数量的比特的所述值不同的值；以及利用所述对数似然比来对经编码的比特进行解码。2.根据权利要求1所述的方法，其中，所述固定数量的比特的所述第二范围的值对应于所述固定数量的比特的最大负值和所述固定数量的比特的最大正值。3.根据权利要求2所述的方法，其中，所述第一范围的值对应于所述固定数量的比特的除了所述第二范围的值以外的值。4.根据权利要求2所述的方法，其中，所述固定数量的比特的所述最大负值对应于如通过相比所述固定数量的比特的至少一个另外比特表示的所述对数似然比的最大负值。5.根据权利要求2所述的方法，其中，所述固定数量的比特的所述最大正值对应于如通过相比所述固定数量的比特的至少一个另外比特表示的所述对数似然比的最大正值。6.根据权利要求1所述的方法，其中，利用所述对数似然比来对经编码的比特进行解码包括：取得所存储的对数似然比；以及将用于表示所述对数似然比的比特的数量增加超过所述固定数量的比特，其中，针对所述第一范围的值，如通过所述固定数量的比特和通过数量增加的比特表示的所述对数似然比的所述值是相同的，并且其中，针对所述第二范围的值，如通过所述固定数量的比特和通过数量增加的比特表示的所述对数似然比的所述值是不同的。7.根据权利要求6所述的方法，其中，增加所述比特的数量是使用一个或多个非门、或门、或者与门来实现的。8.根据权利要求7所述的方法，其中，增加所述比特数量是在不使用查找表的情况下实现的。9.根据权利要求1所述的方法，其中，所述对数似然比包括后验对数似然比。10.一种用于执行低密度奇偶校验(LDPC)解码的装置，所述装置包括：存储器；以及处理器，所述存储器和所述处理器被配置为：接收与使用LDPC编码进行编码的比特相对应的对数似然比；针对经编码的比特中的每个比特更新所述对数似然比，所述对数似然比指示所述经编码的比特中的每个比特的值的概率；针对每个对数似然比，使用固定数量的比特来存储所述对数似然比，其中，针对所述固定数量的比特的第一范围的值，所述对数似然比的值线性地对应于所述固定数量的比特的所述值，并且其中，针对所述固定数量的比特的第二范围的值，所述对数似然比的值对应于与所述固定数量的比特的所述值不同的值；以及利用所述对数似然比来对经编码的比特进行解码。11.根据权利要求10所述的装置，其中，所述固定数量的比特的所述第二范围的值对应于所述固定数量的比特的最大负值和所述固定数量的比特的最大正值。12.根据权利要求11所述的装置，其中，所述第一范围的值对应于所述固定数量的比特的除了所述第二范围的值以外的值。13.根据权利要求11所述的装置，其中，所述固定数量的比特的所述最大负值对应于如通过相比所述固定数量的比特的至少一个另外比特表示的所述对数似然比的最大负值。14.根据权利要求11所述的装置，其中，所述固定数量的比特的所述最大正值对应于如通过相比所述固定数量的比特的至少一个另外比特表示的所述对数似然比的最大正值。15.根据权利要求10所述的装置，其中，所述存储器和所述处理器被配置为利用所述对数似然比来对经编码的比特进行解码包括所述存储器和所述处理器被配置为进行以下操作：取得所存储的对数似然比；以及将用于表示所述对数似然比的比特的数量增加超过所述固定数量的比特，其中，针对所述第一范围的值，如通过所述固定数量的比特和通过数量增加的比特表示的所述对数似然比的所述值是相同的，并且其中，针对所述第二范围的值，如通过所述固定数量的比特和通过数量增加的比特表示的所述对数似然比的所述值是不同的。16.根据权利要求10所述的装置，还包括被配置为进行以下操作的一个或多个非门、或门、或者与门...

【专利技术属性】
技术研发人员：G·瓦拉特卡尔，V·隆克，T·J·理查森，Y·曹，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US