The invention discloses a shift register unit, its driving method and a gate driving circuit, which relates to the display technology field. In order to solve the problem of abnormal output of the gate driving signal of the shift register unit caused by the failure of the pull-down node level to be effectively controlled in the shift register unit, the output of the gate driving signal of the shift register unit is abnormal. The first drop-down node noise reduction circuit in the shift register unit is used to control the connection between the first drop-down node and the first level signal input terminal under the control of the second power signal input terminal during the first working period of the shift register unit, and the second drop-down node noise reduction circuit is used to control the input terminal of the first power signal during the second working period. Under the control, the connection between the second pull-down node and the input terminal of the first level signal is turned on; the whole working period of the shift register unit is composed of the first working period and the second working period. The shift register unit provided by the invention is used to provide a gate drive signal.
【技术实现步骤摘要】
一种移位寄存器单元及其驱动方法、栅极驱动电路
本专利技术涉及显示
，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路。
技术介绍
随着显示技术的不断发展，对集成在显示装置中阵列基板上的移位寄存器单元的要求越来越高，目前移位寄存器单元在工作时包括多个工作周期，每个工作周期主要包括输入时段、输出时段、复位时段和保持时段，在输入时段和输出时段，移位寄存器单元中的下拉节点一般处于非有效电平，在复位时段下拉节点处于有效电平，在保持时段下拉节点的电平跟随下拉节点控制电路中接入的时钟信号的电平进行周期性的变化，即周期性的在有效电平和非有效电平之间切换。由于下拉节点用于控制移位寄存器单元的栅极驱动信号输出端在复位时段和保持时段停止输出，因此在保持时段，当下拉节点为非有效电平，无法实现对移位寄存器单元的栅极驱动信号输出端的输出进行控制，导致栅极驱动信号输出端容易出现异常输出的问题。若考虑控制下拉节点在保持时段均处于有效电平，又容易使得移位寄存器单元在下一个工作周期的输入时段和输出时段仍然处于有效电平，从而导致移位寄存器单元的栅极驱动信号输出端输出异常。
技术实现思路
本专利技...
【技术保护点】
1.一种移位寄存器单元，包括用于输入第一电源信号的第一电源信号输入端和用于输入第二电源信号的第二电源信号输入端，所述第一电源信号和所述第二电源信号相位相反，其特征在于，所述移位寄存器单元还包括：第一下拉节点降噪电路和第二下拉节点降噪电路；其中，所述第一下拉节点降噪电路分别与所述第二电源信号输入端、第一下拉节点和第一电平信号输入端连接，用于在所述移位寄存器单元的第一部分工作时段，在所述第二电源信号输入端的控制下，控制导通所述第一下拉节点和所述第一电平信号输入端之间的连接；在所述移位寄存器单元的第二部分工作时段，在所述第二电源信号输入端的控制下，控制断开所述第一下拉节点和所述第...
【技术特征摘要】
1.一种移位寄存器单元，包括用于输入第一电源信号的第一电源信号输入端和用于输入第二电源信号的第二电源信号输入端，所述第一电源信号和所述第二电源信号相位相反，其特征在于，所述移位寄存器单元还包括：第一下拉节点降噪电路和第二下拉节点降噪电路；其中，所述第一下拉节点降噪电路分别与所述第二电源信号输入端、第一下拉节点和第一电平信号输入端连接，用于在所述移位寄存器单元的第一部分工作时段，在所述第二电源信号输入端的控制下，控制导通所述第一下拉节点和所述第一电平信号输入端之间的连接；在所述移位寄存器单元的第二部分工作时段，在所述第二电源信号输入端的控制下，控制断开所述第一下拉节点和所述第一电平信号输入端之间的连接；所述第二下拉节点降噪电路分别与所述第一电源信号输入端、第二下拉节点和所述第一电平信号输入端连接，用于在所述第一部分工作时段，在所述第一电源信号输入端的控制下，控制断开所述第二下拉节点和所述第一电平信号输入端之间的连接；在所述第二部分工作时段，在所述第一电源信号输入端的控制下，控制导通所述第二下拉节点和所述第一电平信号输入端之间的连接；所述第一部分工作时段和所述第二部分工作时段组成所述移位寄存器单元的整个工作时段。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一下拉节点降噪电路包括第一晶体管，所述第一晶体管的控制极与所述第二电源信号输入端连接，所述第一晶体管的第一极与所述第一下拉节点连接，所述第一晶体管的第二极与所述第一电平信号输入端连接；所述第二下拉节点降噪电路包括第二晶体管，所述第二晶体管的控制极与所述第一电源信号输入端连接，所述第二晶体管的第一极与所述第二下拉节点连接，所述第二晶体管的第二极与所述第一电平信号输入端连接。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：上拉节点控制电路，分别与输入信号端、上拉节点、复位端、所述第一电平信号输入端、所述第一下拉节点和所述第二下拉节点连接，用于在所述输入信号端的控制下，控制导通或断开所述上拉节点与所述输入信号端之间的连接，用于在所述复位端的控制下，控制导通或断开所述上拉节点与所述第一电平信号输入端之间的连接，用于在所述第一下拉节点的控制下，控制导通或断开所述上拉节点与所述第一电平信号输入端之间的连接，用于在所述第二下拉节点的控制下，控制导通或断开所述上拉节点与所述第一电平信号输入端之间的连接；第一下拉节点控制电路，分别与所述上拉节点、所述第一电源信号输入端、第一下拉控制节点、所述第一电平信号输入端和所述第一下拉节点连接，用于在所述第一电源信号输入端和所述上拉节点的控制下控制所述第一下拉控制节点的电位，还用于在所述第一下拉控制节点和所述上拉节点的控制下，控制所述第一下拉节点的电位；第二下拉节点控制电路，分别与所述上拉节点、所述第二电源信号输入端、第二下拉控制节点、所述第一电平信号输入端和所述第二下拉节点连接，用于在所述第二电源信号输入端和所述上拉节点的控制下控制所述第二下拉控制节点的电位，还用于在所述第二下拉控制节点和所述上拉节点的控制下，控制所述第二下拉节点的电位；输出电路，分别与时钟信号输入端、所述上拉节点、所述第一下拉节点、所述第二下拉节点、所述复位端、第一电平信号输入端和栅极驱动信号输出端连接，用于在所述上拉节点的控制下，控制导通或断开所述时钟信号输入端与所述栅极驱动信号输出端之间的连接，用于在所述复位端的控制下，控制导通或断开所述栅极驱动信号输出端与所述第一电平信号输入端之间的连接，用于在所述第一下拉节点的控制下，控制导通或断开所述栅极驱动信号输出端与所述第一电平信号输入端之间的连接，用于在所述第二下拉节点的控制下，控制导通或断开所述栅极驱动信号输出端与所述第一电平信号输入端之间的连接。4.根据权利要求3所述的移位寄存器单元，其特征在于，所述上拉节点控制电路包括：第三晶体管，所述第三晶体管的控制极和所述第三晶体管的第一极均与所述输入信号端连接，所述第三晶体管的第二极与所述上拉节点连接；第四晶体管，所述第四晶体管的控制极与所述复位端连接，所述第四晶体管的第一极与所述上垃节点连接，所述第四晶体管的第二极与所述第一电平信号输入端连接；第五晶体管，所述第五晶体管的控制极与所述第一下拉节点连接，所述第五晶体管的第一极与所述上垃节点连接，所述第五晶体管的第二极与所述第一电平信号输入端连接；第六晶体管，所述第六晶体...
【专利技术属性】
技术研发人员：钱谦，吴海龙，唐秀珠，唐滔良，陈帅，杨莹，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方光电科技有限公司，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。