一种低功耗处理器系统技术方案

本发明专利技术公开的一种低功耗处理器系统，一种低功耗处理器系统，包括基准时钟，基准时钟的一个输出端与移位计数器的输入端相连，用以驱动移位计数器运行，基准时钟的另一个输出端与控制模块的输入端连接，用以产生系统运行所需的时钟信号，移位计数器通过动态开关单元实现无流水处理器动态开关。本发明专利技术一种低功耗处理器系统，能够使得处理器的静态功耗降低，减少设备能量消耗。

【技术实现步骤摘要】
一种低功耗处理器系统
本专利技术属于低功耗处理器
，具体涉及一种低功耗处理器系统。
技术介绍
如今嵌入式技术被广泛的用于各个领域，比如工业控制、人们日常生活、军事国防、网络通讯等等，嵌入式技术在人们生活的各个方面都扮演着日益重要的角色。而嵌入式系统在人们日常生活中的应用越来越多的是电池供电或无电池系统，这种运用对电源有严格的限制，也导致了对处理器功耗有严格的限制，因此低功耗技术对于处理器的发展有着至关重要的意义。目前数字电路设计中，常用的低功耗技术主要有：多阈值电压技术和电源门控技术等。多阈值电压技术采用的多阈值电压CMOS电路(MTCMOS)是指电路本身可以在多个阈值电压情况下工作，对于关键路径上的晶体管，可以利用高电压来满足性能的需求，对于非关键路径上的晶体管，就可以利用低阈值电压实现低功耗。电源门控技术是指通过在地线和电路中间或者电源线与电路中间插入一个开关控制电路工作状态的技术。上述两种技术被应用在不同的数字电路设计中，也应用在低功耗处理器设计中。但是这些技术并没有针对处理器的运行特点进行优化。低功耗处理器的特点在于，在其设计过程中，为了实现更高的性能，都是按照尽量高的运行速度进行设计。而在实际的工作环境中，由于很多任务比较简单，并不需要很高的计算性能，因此处理器往往在很低的频率下运行。在这样的情况下，处理器计算逻辑很快就已经得到计算结果，但是只有等到下一个时钟周期的上升沿到来的时候，处理器才能将计算得到的结果保存起来。在这样的情况下，计算电路在得到计算结果后，处于闲置状态，此时由于漏电流引起的静态功耗，完全是没有任何作用的能量消耗。随着半导体工艺水平的提升，电路运算速度越来越快，静态功耗越来越大。在低频情况下电路完成计算后，处理器处在空闲状态的时间越来越长，静态功耗越大，浪费的能量也越来越多。
技术实现思路
本专利技术的目的在于提供一种低功耗处理器系统，能够使得处理器的静态功耗降低，减少设备能量消耗。本专利技术所采用的第一种技术方案是：一种低功耗处理器系统，包括基准时钟，基准时钟的一个输出端与移位计数器的输入端相连，用以驱动移位计数器运行，基准时钟的另一个输出端与控制模块的输入端连接，用以产生系统运行所需的时钟信号，移位计数器的输出端包括第0位输出端、第1位输出端、第2位输出端、第3位输出端，第0位输出端连接控制模块的输入端，控制模块的输出端与或门电路的输入端连接，或门电路的输出端与无流水处理器连接，移位计数器通过或门电路控制无流水处理器常开，第1位输出端、第2位输出端、第3位输出端分别通过控制模块与动态开关单元连接，动态开关单元与无流水处理器连接，移位计数器通过动态开关单元实现无流水处理器动态开关；第1位输出端、第2位输出端、第3位输出端还通过控制模块直接与无流水处理器连接。本专利技术的特点还在于，动态开关单元包括反相器、门控供电单元，反相器的输入端与控制模块的输出端连接，反相器的输出端与门控供电单元连接，门控供电单元与无流水处理器连接。无流水处理器内部逻辑电路包括第一执行相位、第二执行相位、第三执行相位、第四执行相位，第一执行相位的输出端与第二执行相位的输入端连接，第二执行相位的输出端与第三执行相位的输入端连接，第三执行相位的输出端与第一执行相位、第四执行相位的输入端连接，第四执行相位的输出端与第二执行相位的输入端连接。第一执行相位与第二执行相位之间连接有第一半定制数据保持单元、第二执行相位与第三执行相位之间连接有第二半定制数据保持单元、第三执行相位与第一执行相位、第四执行相位之间连接有第三半定制数据保持单元、第四执行相位与第二执行相位之间连接有第四半定制数据保持单元。第一半定制数据保持单元、第二半定制数据保持单元、第三半定制数据保持单元、第四半定制数据保持单元均包括三态门，三态门的输出端连接保持单元。第一执行相位的输出端连接第一半定制数据保持单元的三态门的输入端，第一半定制数据保持单元的三态门的输出端与第二执行相位的输入端连接，第二执行相位的输出端连接第二半定制数据保持单元的三态门的输入端，第二半定制数据保持单元的三态门的输出端与第三执行相位的输入端连接，第三执行相位的输出端连接第三半定制数据保持单元的三态门的输入端，第三半定制数据保持单元的三态门的输出端分别与第一执行相位的输入端和第四执行相位的输入端连接，第四执行相位的输出端连接第四半定制数据保持单元的三态门的输入端，第四半定制数据保持单元的三态门的输出端与第二执行相位的输入端连接。第0位输出端通过或门电路与第一半定制数据保持单元的三态门上的控制端连接，第1位输出端与第二半定制数据保持单元的三态门上的控制端连接，第2位输出端与第三半定制数据保持单元的三态门上的控制端连接，第3位输出端与第四半定制数据保持单元的三态门上的控制端连接。第1位输出端依次通过反相器和门控供电单元与第二执行相位连接，第2位输出端依次通过反相器和门控供电单元与第三执行相位连接，第3位输出端依次通过反相器和门控供电单元与第四执行相位连接。本专利技术的有益效果是：本专利技术一种低功耗处理器系统，提供一种在一个时钟周期内将处理器内部的组合逻辑进行动态开通关断的结构，其一使得处理器达到部分可开通关断并且不会丢失数据的效果，其二开通下一执行相位电路时会关断前一模块已工作完毕的电路，使得静态功耗更低，其三将处理器在一个时钟周期内分为四个执行相位，动态开通关断各个模块的部分电路，在低频状态下可实现降低静态功耗的要求，减少处理器浪费的能量，使设备待机时间更长。附图说明图1是本专利技术一种低功耗处理器系统的结构示意图；图2是移位计数器与无流水处理器之间使能信号传递连接图；图3是本专利技术一种低功耗处理器系统中无流水处理器结构示意图；图4是本专利技术一种低功耗处理器系统的时序及相位控制图。图中，1.移位计数器，2.基准时钟，3.控制模块，4.反相器，5.门控供电单元，6.第一执行相位，7.第二执行相位，8.第三执行相位，9.第四执行相位，10.三态门，11.保持单元，12.或门电路，13.无流水处理器。具体实施方式下面结合附图和具体实施方式对本专利技术进行详细说明。本专利技术一种低功耗处理器系统结构如图1所示，包括基准时钟2，基准时钟2的一个输出端与移位计数器1的输入端相连，用以驱动移位计数器1运行，基准时钟2的另一个输出端与控制模块3的输入端连接，用以产生系统运行所需的时钟信号，如图2所示，移位计数器1的输出端包括第0位输出端、第1位输出端、第2位输出端、第3位输出端，第0位输出端连接控制模块3的输入端，控制模块3的输出端与或门电路12的输入端连接，或门电路12的输出端与无流水处理器13连接，移位计数器1通过或门电路12控制无流水处理器13常开，就是移位计数器1的第0位输出端控制无流水处理器13的第一执行相位常开，第1位输出端、第2位输出端、第3位输出端分别通过控制模块3与动态开关单元连接，动态开关单元与无流水处理器13连接，移位计数器1通过动态开关单元实现无流水处理器13动态开关；第1位输出端、第2位输出端、第3位输出端还通过控制模块3直接与无流水处理器13连接。动态开关单元包括反相器4、门控供电单元5，反相器4的输入端与控制模块3的输出端连接，反相器4的输出端与门控供电单元5连接，门控供电单元4与无流水本文档来自技高网...

【技术保护点】
1.一种低功耗处理器系统，其特征在于，包括基准时钟(2)，所述基准时钟(2)的一个输出端与移位计数器(1)的输入端相连，用以驱动移位计数器(1)运行，所述基准时钟(2)的另一个输出端与控制模块(3)的输入端连接，用以产生系统运行所需的时钟信号；所述移位计数器(1)的输出端包括第0位输出端、第1位输出端、第2位输出端、第3位输出端，所述第0位输出端连接控制模块(3)的输入端，所述控制模块(3)的输出端连接或门电路(12)的输入端，所述或门电路(12)的输出端与无流水处理器(13)连接，所述移位计数器(1)通过或门电路(12)控制无流水处理器(13)常开，所述第1位输出端、第2位输出端、第3位输出端分别通过控制模块(3)与动态开关单元连接，所述动态开关单元与无流水处理器(13)连接，所述移位计数器(1)通过动态开关单元实现无流水处理器(13)动态开关；所述第1位输出端、第2位输出端、第3位输出端还通过控制模块(3)直接与无流水处理器(13)连接。

【技术特征摘要】
1.一种低功耗处理器系统，其特征在于，包括基准时钟(2)，所述基准时钟(2)的一个输出端与移位计数器(1)的输入端相连，用以驱动移位计数器(1)运行，所述基准时钟(2)的另一个输出端与控制模块(3)的输入端连接，用以产生系统运行所需的时钟信号；所述移位计数器(1)的输出端包括第0位输出端、第1位输出端、第2位输出端、第3位输出端，所述第0位输出端连接控制模块(3)的输入端，所述控制模块(3)的输出端连接或门电路(12)的输入端，所述或门电路(12)的输出端与无流水处理器(13)连接，所述移位计数器(1)通过或门电路(12)控制无流水处理器(13)常开，所述第1位输出端、第2位输出端、第3位输出端分别通过控制模块(3)与动态开关单元连接，所述动态开关单元与无流水处理器(13)连接，所述移位计数器(1)通过动态开关单元实现无流水处理器(13)动态开关；所述第1位输出端、第2位输出端、第3位输出端还通过控制模块(3)直接与无流水处理器(13)连接。2.如权利要求1所述的一种低功耗处理器系统，其特征在于，所述动态开关单元包括反相器(4)、门控供电单元(5)，所述反相器(4)的输入端与控制模块的输出端(3)连接，所述反相器(4)的输出端与门控供电单元(5)连接，所述门控供电单元(5)与所述无流水处理器(13)连接。3.如权利要求2所述的一种低功耗处理器系统，其特征在于，所述无流水处理器(13)内部逻辑电路包括第一执行相位、第二执行相位、第三执行相位、第四执行相位，所述第一执行相位的输出端与第二执行相位的输入端连接，所述第二执行相位的输出端与第三执行相位的输入端连接，所述第三执行相位的输出端与第一执行相位、第四执行相位的输入端连接，所述第四执行相位的输出端与第二执行相位的输入端连接。4.如权利要求3所述的一种低功耗处理器系统，其特征在于，所述第一执行相位与第二执行相位之间连接有第一半定制数据保持单元、第二执行相位与第三执行相位之间连接有第二半定制数据保持单元、第三执行相位与第一执行相...

【专利技术属性】
技术研发人员：余宁梅，马文恒，盛启隆，王萌，孙嘉鸿，
申请(专利权)人：西安理工大学，
类型：发明
国别省市：陕西,61